Tags:
create new tag
view all tags

Corso di Progettazione di Sistemi Digitali

Prof.ssa Massini - secondo canale



Docenti Telefono Orario di ricevimento Studio
AnnalisaMassini 06-4991 8317 per appuntamento tramite e-mail Via Salaria 113 - 3° Piano st. 309
Email massini@diNOSPAM.uniroma1.it (cancellate NOSPAM!!!)


Il corso di Progettazione di Sistemi Digitali (Architettura degli Elaboratori I fino all'aa 2007-2008) tratta argomenti preliminari alla descrizione dell'organizzazione di un calcolatore: rappresentazione dell'informazione, progettazione di reti combinatorie e sequenziali, registri e loro interconnessione.

Tale corso fornisce quindi gli strumenti necessari alla comprensione del funzionamento e delle problematiche di progetto di un calcolatore, argomenti che verranno trattati nel corso di Architettura degli Elaboratori.


Orario delle lezioni

Le lezioni si svolgeranno secondo il seguente orario:

Orario Aula
lun 10:30-13:00 aula P2 - edificio CU037 Citta' universitaria
gio 10:30-13:00 aula P2 - edificio CU037 Citta' universitaria

Testi consigliati

Chi non trovasse il testo precedente puo' fare riferimento a:
  • F. Fummi, M.G. Sami, C. Silvano Progettazione Digitale Mc Graw-Hill
  • M. Morris Mano, C. R. Kime Reti logiche Pearson

E' inoltre utile consultare:

Programma del Corso

Il programma di massima del corso é: Programma Progettazione sistemi digitali

Il programma dettagliato, steso sulla base degli argomenti svolti a lezione, si trova in:

Argomento delle Lezioni

In questa sezione vengono riportati gli argomenti svolti ad ogni lezione.

Lezione 25 settembre 2017
Presentazione del corso.
Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e proprietà dei sistemi di numerazione posizionali. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale. Intervallo di rappresentazione in binario e in altre basi. Addizione e sottrazione in binario. Riconoscimento di overflow. Conversione da binario a ottale e esadecimale e viceversa.

Lezione 28 settembre 2017
Rappresentazione degli interi in complemento a 2. Intervallo di rappresentazione, procedura per trovare l'opposto di un numero. Addizione e sottrazione nella rappresentazione in complemento a due. Riconoscimento di overflow e underflow.
Conversione di numeri razionali (numeri con la virgola): procedura di conversione da decimale a base b e da base b a decimale. Rappresentazione in virgola fissa e rappresentazione in virgola mobile.

Lezione 2 ottobre 2017
Le operazioni nella rappresentazione in virgola mobile: moltiplicazione e divisione, addizione e sottrazione.
Decimali codificati in binario (BCD). Codice 2-su-5. Codici a controllo di parità: bit di parità singolo, parità longitudinale e trasversale.
Esercizi Operazioni in virgola mobile con diverse basi. Conversione nella rappresentazione in virgola mobile.

Lezione 5 ottobre 2017
Codici di Hamming. Rilevazione dell'errore per codici di Hamming. Codice ASCII.
Definizione di algebra di commutazione o booleana. Assiomi (associatività, commutatività, distributività, elemento neutro, complemento). Proprietà dell'algebra di commutazione (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane ed espressioni booleane. Espressione duale. Verifica di identità: induzione perfetta.

Esercitazione 9 ottobre 2017
Esercizi da esoneri e compiti di esame degli anni passati: su conversioni con diverse basi compreso il complemento a 2, conversione in virgola mobile, bit di parità e codice di Hamming.
Lezione 9 ottobre 2017
Espressioni equivalenti. Espressione duale complementare. Trasformazione di espressioni con assiomi e proprietà. Funzioni Booleane. Costruzione della tavola di verità da un'espressione booleana. Verifica di identità.

Lezione 12 ottobre 2017
Definizione di porte logiche. Definizione di rete combinatoria. Esempi di rete combinatoria.
Espressioni booleane in forma normale disgiuntiva o SOP (somma di prodotti). Trasformazione di espressioni in forma normale SOP. Mintermini. Forma canonica SOP. Trasformazione da forma normale a forma canonica SOP. Relazione tra la tavola di verità di una funzione e la sua espressione in forma normale e in forma canonica SOP.
Realizzazione di espressioni in forma SOP (normale o canonica) come circuiti AND-to-OR.

Esercitazione 16 ottobre 2017 Esercizi di trasformazione di un'espressione in forma normale e canonica SOP. Passaggio da espressione in forma SOP a tavola di verità. Passaggio da tavola di verità all'espressione in forma canonica SOP. Semplificazioni di espressioni con le regole dell'algebra booleana. Disegno dei corrispondenti circuiti. Trasformazione di espressione in duale e complementare.

Lezione 16 ottobre 2017 Espressioni booleane in forma normale congiuntiva o POS (prodotto di somme). Trasformazione di espressioni in forma normale POS. Realizzazione di espressioni in forma POS come circuiti OR-to-AND. Maxtermini. Forma canonica POS. Procedura di trasformazione da forma normale a forma canonica POS. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica POS. Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e soli NOR. Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR.

Esercitazione 19 ottobre 2017
Ottenere un'espressione booleana con soli operatori NAND/NOR e relativo circuito con sole porte NAND/NOR. Stendere la tavola di verità a partire dalla specifica verbale di una funzione e ricavare le forme canoniche SOP e POS.

Lezione 19 ottobre 2017
L'operatore XOR. Obiettivi della minimizzazione di espressioni booleane e reti combinatorie. Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh.

Lezione 23 ottobre 2017
Procedura per ottenere un'espressione minimale SOP. Procedura per ottenere un'espressione minimale POS. Funzioni non completamente definite e simboli don't care, uso dei simboli don't care per la minimizzazione con le mappe di Karnaugh.

Lezione 26 ottobre 2017
Descrizione del procedimento di analisi e sintesi di reti combinatorie. Esempio sul procedimento di sintesi di reti combinatorie.
Moduli combinatori rilevanti. Codificatore e decodificatore: funzione e realizzazione con porte logiche. Schemi con matrice di OR e di AND. ROM: definizione. Uso della ROM per la realizzazione di funzioni di commutazione.

Lezione 30 ottobre 2017
PLA: definizione; realizzazione di funzioni booleane tramite PLA. Multiplexer. realizzazione di funzioni tramite multiplexer, due livelli di multiplexer, multiplexer con numero ridotto di ingressi e linee di controllo. Demultiplexer.

Esercitazione 2 novembre 2017
Esercizi di preparazione all'esonero.

9 novembre 2017 - Esonero

Lezione 13 novembre 2017
Addizionatore a propagazione di riporto e cella addizionatrice (Full-Adder). Sintesi della cella addizionatrice. Uso dell'addizionatore per esguire sottrazioni tra valori nella rappresentazione in Ca2.
Comparatore logico.Comparatore aritmetico. Sintesi della cella comparatrice.
Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali. Elementi di memoria elementari: latch SR.

Lezione 16 novembre 2017
Comportamento del latch SR in funzione dei valori degli ingressi s e r e tabella. Latch sincrono (gated latch) o Flip Flop: definizione e schema circuitale. Flip-Flop D (delay), Flip-Flop JK, Flip-Flop T (toggle): definizione e tavola di verità.
Definizione informale di automa a stati finiti. Analisi di reti sequenziali sincrone: procedimento (espressioni booleane delle funzioni di eccitazioni e delle uscite, costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale).

Esercitazione 20 novembre 2017
Esercizi di analisi di una rete sequenziale.

Lezione 20 novembre 2017
Il diagramma temporale di un automa a fronte di una sequenza di ingresso data.
Procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale, tabella degli stati futuri, schema circuitale della rete sequenziale.
Tabelle inverse dei FF.


Lezioni svolte negli anni precedenti:

Modalità di esame

Per superare l'esame bisogna:

  • superare lo scritto o gli esoneri
  • sostenere l'esame orale (su tutti gli argomenti svolti a lezione - vedi argomenti delle lezioni).


Testi e (alcune) soluzioni delle prove scritte passate

Avvisi Importanti

Turni primo esonero

  • Gli studenti sono convocati all'esonero secondoa lista e l'orario qui di seguito:

Primo esonero

  • Il primo esonero si terrà il 9 novembre 2017 in aula P2, in orario 9-13.
  • L'esonero si svolgerà secondo due turni. L'elenco degli studenti assegnati ad ogni turno verrà pubblicato su questa pagina qualche giorno prima dell'esonero.
  • Chi non si sarà prenotato entro la scadenza NON sarà ammesso in aula.

Regole esami

Regole per le prove scritte (sia esami che esoneri):

  • portare un documento di identità con foto
  • NON si può consultare alcun tipo di materiale (libri, appunti, esercizi svolti, etc.)
  • NON si può usare la calcolatrice
  • il cellulare deve essere spento e non deve essere a portata di mano per tutta la durata dell'esame
  • NON si può uscire dall'aula per andare in bagno

Prenotazione agli esami

  • Per sostenere l'esame è necessario prenotarsi su Infostud.
  • Lo scritto vale solo per la sessione.

Valutazione del corso

Ogni studente, prima di verbalizzare l'esame (N.B.: vale per ogni esame, da qui alla fine della vostra carriera di studi), dovrà compilare su Infostud un modulo per la valutazione del corso, in cui potrà esprimere, in forma del tutto anonima, le proprie opinioni sul corso.

La valutazione da parte degli studenti è uno dei parametri rispetto ai quali viene data una percentuale dei finanziamenti all'ateneo da parte del MIUR.

Esercitazione del 20/11/2008

Il seguente file contiene le soluzioni ai quesiti proposti nell'esercitazione del 20/11/2008 (Dott. Melatti):

Topic attachments
I Attachment History Action Size Date Who Comment
PDFpdf CircuitMaker.pdf   manage 1148.0 K 2006-08-22 - 11:23 DanieleGorla  
Compressed Zip archivezip CircuitMaker.zip   manage 3132.8 K 2006-08-22 - 11:23 DanieleGorla  
PDFpdf Esercitazione_n._1_-_Parte_1_-_02-10-14.pdf r1 manage 31.9 K 2014-10-02 - 12:29 StefanoCiavarella Esercitazione n. 1 - Parte 1 del 02/10/14
PDFpdf Esercitazione_n._1_-_Parte_2_-_02-10-14.pdf r1 manage 39.4 K 2014-10-02 - 12:30 StefanoCiavarella Esercitazione n. 1 - Parte 2 del 02/10/14
PDFpdf Esercitazione_n._1_-_Parte_3_-__02-10-14.pdf r1 manage 51.9 K 2014-10-02 - 12:30 StefanoCiavarella Esercitazione n. 1 - Parte 3 del 02/10/14
PDFpdf Esercitazione_n._2_-_Parte_1_-_09-10-14.pdf r1 manage 75.3 K 2014-10-09 - 14:14 StefanoCiavarella Esercitazione n. 2 - Parte 1 del 09/10/14
PDFpdf Esercitazione_n._2_-_Parte_2_-_09-10-14.pdf r1 manage 68.9 K 2014-10-09 - 14:15 StefanoCiavarella Esercitazione n. 2 - Parte 2 del 09/10/14
PDFpdf Esercitazione_n._3_-_Parte_1_-_16-10-14.pdf r1 manage 79.5 K 2014-10-16 - 13:38 StefanoCiavarella Esercitazione n. 3 - Parte 1 del 16/10/14
PDFpdf Esercitazione_n._3_-_Parte_2_-_16-10-14.pdf r1 manage 37.9 K 2014-10-16 - 13:39 StefanoCiavarella Esercitazione n. 3 - Parte 2 del 16/10/14
PDFpdf Esercitazione_n._4_-_Esercizio_extra_su_Forme_Canoniche_-_23-10-14.pdf r1 manage 48.8 K 2014-10-23 - 11:40 StefanoCiavarella Esercitazione n. 4 - Esercizi extra su Forme Canoniche - 23-10-14
PDFpdf Esercitazione_n._4_-_Parte_1_-_23-10-14.pdf r1 manage 52.2 K 2014-10-23 - 11:36 StefanoCiavarella Esercitazione n. 4 - Parte 1 - 23-10-14
PDFpdf Esercitazione_n._4_-_Parte_2_-_23-10-14.pdf r1 manage 279.7 K 2014-10-23 - 11:38 StefanoCiavarella Esercitazione n. 4 - Parte 2 - 23-10-14
PDFpdf Esercitazione_n._4_-_Parte_3_-_23-10-14.pdf r1 manage 73.4 K 2014-10-23 - 11:38 StefanoCiavarella Esercitazione n. 4 - Parte 3 - 23-10-14
PDFpdf Esercitazione_n._5_-_Parte_1_-_30_-10-14.pdf r1 manage 208.8 K 2014-10-30 - 13:11 StefanoCiavarella Esercitazione n. 5 - Parte 1 del 30/10/14
PDFpdf Esercitazione_n._5_-_Parte_2_-_30_-10-14.pdf r1 manage 315.7 K 2014-10-30 - 13:12 StefanoCiavarella Esercitazione n. 5 - Parte 2 del 30/10/14
PDFpdf Esercitazione_n._6_-_Parte_1_-_20-11-14.pdf r1 manage 121.9 K 2014-11-20 - 14:54 StefanoCiavarella Esercitazione n. 6 - Parte 1 del 20/11/14
PDFpdf Esercitazione_n._7_-_Parte_1_-_27-11-14.pdf r1 manage 151.1 K 2014-11-28 - 14:57 StefanoCiavarella Esercitazione n. 7 - Parte 1 - 27-11-14
PDFpdf Esercitazione_n._7_-_Parte_2_-_27-11-14.pdf r1 manage 171.0 K 2014-11-28 - 15:00 StefanoCiavarella Esercitazione n. 7 - Parte 2 - 27-11-14
PDFpdf Esercitazione_n._7_-_Parte_3_-_27-11-14.pdf r1 manage 178.4 K 2014-11-28 - 15:04 StefanoCiavarella Esercitazione n. 7 - Parte 3 - 27-11-14
PDFpdf Esercitazione_n._8_-_Parte_1_-_01-12-14.pdf r1 manage 217.2 K 2014-12-01 - 14:29 StefanoCiavarella Esercitazione n. 8 - Parte 1 - 01-12-14
Edit | Attach | Watch | Print version | History: r388 < r387 < r386 < r385 < r384 | Backlinks | Raw View | Raw edit | More topic actions
Topic revision: r388 - 2017-11-21 - AnnalisaMassini






 
Questo sito usa cookies, usandolo ne accettate la presenza. (CookiePolicy)
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2017 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback