Corso di Progettazione di Sistemi Digitali

Prof.ssa Massini - secondo canale



Docenti Telefono Orario di ricevimento Studio
AnnalisaMassini 06-4991 8317 per appuntamento tramite e-mail Via Salaria 113 - 3° Piano st. 309
Email massini@diNOSPAM.uniroma1.it (cancellate NOSPAM!!!)


Il corso di Progettazione di Sistemi Digitali (Architettura degli Elaboratori I fino all'aa 2007-2008) tratta argomenti preliminari alla descrizione dell'organizzazione di un calcolatore: rappresentazione dell'informazione, progettazione di reti combinatorie e sequenziali, registri e loro interconnessione.

Tale corso fornisce quindi gli strumenti necessari alla comprensione del funzionamento e delle problematiche di progetto di un calcolatore, argomenti che verranno trattati nel corso di Architettura degli Elaboratori.


Orario delle lezioni

Le lezioni si svolgeranno secondo il seguente orario:

Orario Aula
lun 10:30-13:00 aula P2 - edificio CU037 Citta' universitaria
gio 10:30-13:00 aula P2 - edificio CU037 Citta' universitaria

Testi consigliati

Si consiglia uno dei seguenti testi:

  • F. Preparata Introduzione alla organizzazione e alla progettazione di un elaboratore elettronico Franco Angeli editore
  • F. Fummi, M.G. Sami, C. Silvano Progettazione Digitale Mc Graw-Hill
  • M. Morris Mano, C. R. Kime Reti logiche Pearson

L'ultimo argomento del corso è descritto nella seguente dispensa:

E' inoltre utile consultare:

Programma del Corso

Il programma di massima del corso é: Programma Progettazione sistemi digitali

Argomento delle Lezioni

In questa sezione vengono riportati gli argomenti svolti ad ogni lezione.

Lezione 24 settembre 2018
Presentazione del corso. Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e proprietà dei sistemi di numerazione posizionali. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale. Intervallo di rappresentazione in binario e in altre basi. Addizione e sottrazione in binario.

Lezione 27 settembre 2018
Addizione e sottrazione in binario. Riconoscimento di overflow . Moltiplicazione in binario. Numero di bit necessari per rappresentare k valori.
Rappresentazione degli interi: modulo e segno, complemento a uno, complemento a due. Proprietà e caratteristiche della rappresentazione in complemento a due: intervallo di rappresentazione, procedura per trovare l'opposto di un numero, addizione e sottrazione nella rappresentazione in complemento a due, riconoscimento di overflow e underflow. Estensione della lunghezza della rappresentazione.

Lezione 1 ottobre 2018
Conversione da binario a ottale e esadecimale e viceversa.
Conversione di numeri razionali (numeri con la virgola): procedura di conversione da decimale a base b e da base b a decimale. Rappresentazione in virgola fissa e rappresentazione in virgola mobile.
Le operazioni nella rappresentazione in virgola mobile: moltiplicazione e divisione, addizione e sottrazione.
Esercizi Operazioni in virgola mobile con diverse basi. Conversione nella rappresentazione in virgola mobile.

Lezione 4 ottobre 2018
Decimali codificati in binario (BCD). Codice 2-su-5. Codice ASCII. Codici a controllo di parità: bit di parità singolo, parità longitudinale e trasversale.
Codici di Hamming. Rilevazione dell'errore per codici di Hamming.

Esercitazione 8 ottobre 2018
Esercizi da esoneri e compiti di esame degli anni passati: su conversioni con diverse basi compreso il complemento a 2, conversione in virgola mobile, bit di parità e codice di Hamming.
Lezione 8 ottobre 2018
Definizione di algebra di commutazione o booleana. Assiomi (associatività, commutatività, distributività, elemento neutro, complemento). Proprietà dell'algebra di commutazione (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane ed espressioni booleane. Espressione duale. Verifica di identità: induzione perfetta.
Espressioni equivalenti. Espressione duale e d espressione complementare. Trasformazione di espressioni con assiomi e proprietà. Verifica di identità.
Definizione di porte logiche. Esempi di reti combinatorie.

Lezione 11 ottobre 2018
Esercizi: dimostrazione del secondo teorema di assorbimento, verifica di identità anche tramite passaggio all'espressione duale e all'espressione complementare.
Definizione di rete combinatoria.
Funzioni Booleane e tavola di verità di una funzione booleana. Espressioni booleane in forma normale disgiuntiva o SOP (somma di prodotti). Trasformazione di espressioni in forma normale SOP. Mintermini. Forma canonica SOP. Trasformazione da forma normale a forma canonica SOP. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica e in forma normale SOP. Costruzione della tavola di verità da un'espressione booleana.

Esercitazione 15 ottobre 2018 Esercizi di trasformazione di un'espressione in forma normale e canonica SOP. Passaggio da espressione in forma SOP a tavola di verità. Passaggio da tavola di verità all'espressione in forma canonica SOP. Semplificazioni di espressioni con le regole dell'algebra booleana. Disegno dei corrispondenti circuiti. Trasformazione di un'espressione in duale e complementare.

Lezione 15 ottobre 2018

Espressioni booleane in forma normale congiuntiva o POS (prodotto di somme). Trasformazione di espressioni in forma normale POS. Maxtermini. Forma canonica POS. Procedura di trasformazione da forma normale a forma canonica POS. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica POS.
Realizzazione di espressioni in forma SOP (normale o canonica) come circuiti AND-to-OR. Realizzazione di espressioni in forma POS come circuiti OR-to-AND.
L'operatore XOR.

Lezione 18 ottobre 2018
Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e soli NOR. Realizzazione di reti AND-to-OR con sole porte NAND e di reti OR-to-AND con sole porte NOR.
Stesura della tavola di verità a partire dalla specifica verbale. Funzioni non completamente specificate.
Obiettivi della minimizzazione di reti combinatorie e di espressioni booleane. Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh.

Lezione 22 ottobre 2018
Procedura per ottenere un'espressione minimale SOP. Maxtermini e termini somma su mappe di Karnaugh. Procedura per ottenere un'espressione minimale POS.
Uso dei simboli don't care per la minimizzazione con le mappe di Karnaugh. Descrizione del procedimento di analisi e sintesi di reti combinatorie.

Esercitazione 22 ottobre 2018
Espressione minimale SOP ed espressione minimale POS dalla mappa di Karnaugh.
Esercizio sul procedimento di sintesi. Esercizio sul procedimento di analisi.

Lezione 25 ottobre 2018
Moduli combinatori MSI rilevanti. Codificatore e decodificatore: funzione e realizzazione con porte logiche. Schemi con matrice di OR e di AND. ROM: definizione. Uso della ROM per la realizzazione di funzioni di commutazione. PLA: definizione. Realizzazione di funzioni booleane tramite PLA. Multiplexer: definizione. Realizzazione di funzioni tramite multiplexer.

Esercitazione 2 novembre 2018
Esercizi di preparazione all'esonero.

9 novembre 2018 - Esonero

Esercitazione 12 novembre 2018
Correzione esercizi della prova d'esonero.

Lezione 12 novembre 2018
Multiplexer con numero ridotto di ingressi e linee di controllo. Demultiplexer.
Addizionatore a propagazione di riporto e cella addizionatrice (Full-Adder). Sintesi della cella addizionatrice.

Lezione 15 novembre 2018
Uso dell'addizionatore per l'esecuzione di sottrazioni tra valori nella rappresentazione in Ca2.
Comparatore logico.Comparatore aritmetico. Sintesi della cella comparatrice.
Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali. Modulo di memoria elementari: latch SR. Comportamento del latch SR in funzione dei valori degli ingressi s e r e tabella.

Lezione 19 novembre 2018
Latch sincrono (gated latch) o Flip Flop: definizione e schema circuitale. Flip-Flop D (delay), Flip-Flop JK, Flip-Flop T (toggle): definizione e tavola di verità.
Definizione informale di automa a stati finiti. Analisi di reti sequenziali sincrone: procedimento (espressioni booleane delle funzioni di eccitazioni e delle uscite, costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale).

Esercitazione 19 novembre 2018
Esercizio di esempio di analisi di una rete sequenziale.

Esercitazione 22 novembre 2018
Esercizio di analisi (dal libro di testo di Preparata).

Lezione 22 novembre 2018
Il diagramma temporale di un automa a fronte di una sequenza di ingresso data. Rappresentazione di automi tramite tabella.

Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore. Equivalenza tra stati di un automa. Equivalenza tra automi. Equivalenza tra modello di Mealy e modello di Moore. Trasformazione da automa di Mealy ad automa di Moore e viceversa. Realizzazione di un automa dalle specifiche verbali secondo il modello di Moore e secondo il modello di Mealy. Esempio di automa di una macchina distributrice di prodotti.

Esercitazione 26 novembre 2018
Realizzazione automa del Latch SR. Realizzazione automa cella addizionatrice per addizionatore a propagazione di riporto.

Lezione 26 novembre 2018
Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare) e grafo delle equivalenze. Esempi.
Procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale, tabella degli stati futuri, schema circuitale della rete sequenziale.
Tabelle inverse dei FF.

Lezione 29 novembre 2018
Sintesi di un riconoscitore di sequenze con sovrapposizioni con diversi tipi di FF (automa, tabella degli stati futuri, schema circuitale della rete sequenziale): riconoscitore delle sequenze 110 e 101 con diversi flip flop e confronto tra i circuiti ottenuti. Commenti sul metodo di progettazione di un riconoscitore con il metodo della finestra sulla sequenza di ingresso. Diagramma temporale ricavato dal circuito.
Consegna, correzione e commento compiti di esonero.

Lezione 3 dicembre 2018

Sintesi del contatore di impulsi di clock mod 8.Generalizzazione al contatore mod 2^n. Diagramma temporale del contatore mod 8. Contatore alla rovescia e contatore bidirezionale (mod 2^n). Contatore di impulsi provenienti da una linea x.
Ingressi asincroni (PRE)SET e CLEAR per FF con clock. Contatori mod m con m diverso da 2^n usando gli ingressi asincroni CLEAR dei Flip-Flop. Contatori preselezionabili (o prefissabili).

Esercitazione 6 dicembre 2018
Esercizi:

  • Automi: Esercizio 2 - Compito d'esame del 20/6/2012
  • Analisi di circuiti sequenziali: Esercizio 2 (con tutti FF JK) - Compito d'esame del 11/7/2012

Lezione 6 dicembre 2018
Registri a caricamento e scaricamento seriale e parallelo.

Lezione 10 dicembre 2018 Registri universali: tutti i tipi di caricamento e scaricamento, scorrimento a sinistra, rotazione a destra e a sinistra.
Registri di memorizzazione con FF SR. Trasferimento da un registro sorgente a un registro destinazione.
Le quattro modalità di connessione: sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate); sorgente prefissata - destinazione variabile (decodificatore); sorgente variabile - destinazione prefissata (Multiplexer).

Lezione 13 dicembre 2018

Modalità di connessione: sorgente variabile - destinazione variabile mesh (caso di registri sorgente e destinazione distinti e caso registri sorgente e destinazione coincidenti); bus.

Esercitazione 13 dicembre 2018

Esercizi su interconnessione tra registri.

Esercitazione 17 dicembre 2018
Esercizi di preparazione all'esonero e all'esame.

Esercitazione 20 dicembre 2017
Esercizi di preparazione all'esonero e all'esame.


Lezioni svolte negli anni precedenti:

Modalità di esame

Per superare l'esame bisogna:

  • superare lo scritto o gli esoneri
  • sostenere l'esame orale (su tutti gli argomenti svolti a lezione - vedi argomenti delle lezioni).


Testi e (alcune) soluzioni delle prove scritte passate

Avvisi Importanti

Avviso per l'orale del 17 gennaio

  • L'orale avverrà in ordine di prenotazione.
  • Gli studenti sono invitati a presentarsi all'orale tenendo conto della seguente organizzazione:
    • gli studenti da 1 a 15 saranno interrogati la mattina a partire dalle ore 9
    • gli studenti da 16 in poi saranno interrogati il pomeriggio a partire dalle ore 14 circa.

Voti esonero e orale

  • Ecco i voti del secondo esonero: voti esonero 21 dicembre 2018
  • L'orale si può sostenere nel pre-appello o nelle date relative agli appelli di gennaio e febbraio (le date saranno comunicate su questa pagina dopo la correzione dei compiti scritti).
  • L'orale del pre-appello si terrà il 10 gennaio (solo 8 studenti) e il 17 gennaio, alle ore 9.
  • Per sostenere l'orale al preappello occorre prenotarsi:

Codice opis

  • Ecco il codice per la compilazione del modulo di valutazione del corso: I96FGUNB

Voti esonero

Date esami

Risultati esoneri ed esami

Regole esami

Regole per le prove scritte (sia esami che esoneri):

  • portare un documento di identità con foto
  • NON si può consultare alcun tipo di materiale (libri, appunti, esercizi svolti, etc.)
  • NON si può usare la calcolatrice
  • il cellulare deve essere spento e non deve essere a portata di mano per tutta la durata dell'esame
  • NON si può uscire dall'aula per andare in bagno

Prenotazione agli esami

  • Per sostenere l'esame è necessario prenotarsi su Infostud.
  • Lo scritto vale solo per la sessione.

Valutazione del corso

Ogni studente, prima di verbalizzare l'esame (N.B.: vale per ogni esame, da qui alla fine della vostra carriera di studi), dovrà compilare su Infostud un modulo per la valutazione del corso, in cui potrà esprimere, in forma del tutto anonima, le proprie opinioni sul corso.

La valutazione da parte degli studenti è uno dei parametri rispetto ai quali viene data una percentuale dei finanziamenti all'ateneo da parte del MIUR.

Esercitazione del 20/11/2008

Il seguente file contiene le soluzioni ai quesiti proposti nell'esercitazione del 20/11/2008 (Dott. Melatti):

Topic attachments
I Attachment History Action Size Date Who Comment
PDFpdf CircuitMaker.pdf   manage 1148.0 K 2006-08-22 - 11:23 DanieleGorla  
Compressed Zip archivezip CircuitMaker.zip   manage 3132.8 K 2006-08-22 - 11:23 DanieleGorla  
PDFpdf Esercitazione_n._1_-_Parte_1_-_02-10-14.pdf r1 manage 31.9 K 2014-10-02 - 12:29 StefanoCiavarella Esercitazione n. 1 - Parte 1 del 02/10/14
PDFpdf Esercitazione_n._1_-_Parte_2_-_02-10-14.pdf r1 manage 39.4 K 2014-10-02 - 12:30 StefanoCiavarella Esercitazione n. 1 - Parte 2 del 02/10/14
PDFpdf Esercitazione_n._1_-_Parte_3_-__02-10-14.pdf r1 manage 51.9 K 2014-10-02 - 12:30 StefanoCiavarella Esercitazione n. 1 - Parte 3 del 02/10/14
PDFpdf Esercitazione_n._2_-_Parte_1_-_09-10-14.pdf r1 manage 75.3 K 2014-10-09 - 14:14 StefanoCiavarella Esercitazione n. 2 - Parte 1 del 09/10/14
PDFpdf Esercitazione_n._2_-_Parte_2_-_09-10-14.pdf r1 manage 68.9 K 2014-10-09 - 14:15 StefanoCiavarella Esercitazione n. 2 - Parte 2 del 09/10/14
PDFpdf Esercitazione_n._3_-_Parte_1_-_16-10-14.pdf r1 manage 79.5 K 2014-10-16 - 13:38 StefanoCiavarella Esercitazione n. 3 - Parte 1 del 16/10/14
PDFpdf Esercitazione_n._3_-_Parte_2_-_16-10-14.pdf r1 manage 37.9 K 2014-10-16 - 13:39 StefanoCiavarella Esercitazione n. 3 - Parte 2 del 16/10/14
PDFpdf Esercitazione_n._4_-_Esercizio_extra_su_Forme_Canoniche_-_23-10-14.pdf r1 manage 48.8 K 2014-10-23 - 11:40 StefanoCiavarella Esercitazione n. 4 - Esercizi extra su Forme Canoniche - 23-10-14
PDFpdf Esercitazione_n._4_-_Parte_1_-_23-10-14.pdf r1 manage 52.2 K 2014-10-23 - 11:36 StefanoCiavarella Esercitazione n. 4 - Parte 1 - 23-10-14
PDFpdf Esercitazione_n._4_-_Parte_2_-_23-10-14.pdf r1 manage 279.7 K 2014-10-23 - 11:38 StefanoCiavarella Esercitazione n. 4 - Parte 2 - 23-10-14
PDFpdf Esercitazione_n._4_-_Parte_3_-_23-10-14.pdf r1 manage 73.4 K 2014-10-23 - 11:38 StefanoCiavarella Esercitazione n. 4 - Parte 3 - 23-10-14
PDFpdf Esercitazione_n._5_-_Parte_1_-_30_-10-14.pdf r1 manage 208.8 K 2014-10-30 - 13:11 StefanoCiavarella Esercitazione n. 5 - Parte 1 del 30/10/14
PDFpdf Esercitazione_n._5_-_Parte_2_-_30_-10-14.pdf r1 manage 315.7 K 2014-10-30 - 13:12 StefanoCiavarella Esercitazione n. 5 - Parte 2 del 30/10/14
PDFpdf Esercitazione_n._6_-_Parte_1_-_20-11-14.pdf r1 manage 121.9 K 2014-11-20 - 14:54 StefanoCiavarella Esercitazione n. 6 - Parte 1 del 20/11/14
PDFpdf Esercitazione_n._7_-_Parte_1_-_27-11-14.pdf r1 manage 151.1 K 2014-11-28 - 14:57 StefanoCiavarella Esercitazione n. 7 - Parte 1 - 27-11-14
PDFpdf Esercitazione_n._7_-_Parte_2_-_27-11-14.pdf r1 manage 171.0 K 2014-11-28 - 15:00 StefanoCiavarella Esercitazione n. 7 - Parte 2 - 27-11-14
PDFpdf Esercitazione_n._7_-_Parte_3_-_27-11-14.pdf r1 manage 178.4 K 2014-11-28 - 15:04 StefanoCiavarella Esercitazione n. 7 - Parte 3 - 27-11-14
PDFpdf Esercitazione_n._8_-_Parte_1_-_01-12-14.pdf r1 manage 217.2 K 2014-12-01 - 14:29 StefanoCiavarella Esercitazione n. 8 - Parte 1 - 01-12-14
Edit | Attach | Watch | Print version | History: r419 < r418 < r417 < r416 < r415 | Backlinks | Raw View | Raw edit | More topic actions
Topic revision: r419 - 2018-12-18 - AnnalisaMassini





 
Questo sito usa cookies, usandolo ne accettate la presenza. (CookiePolicy)
Torna al Dipartimento di Informatica
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2019 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback