Tags:
create new tag
view all tags

Verifica e Validazione di Software Embedded

Avvisi

  • Le lezioni avranno inizio il 5 MArzo 2012

Orario e Luogo Lezioni

  • Orario: Martedė dalle ore 11.00 alle ore 13.00.
  • Luogo: Aula Seminari del Dip. di Informatica (Piano 3, Via Salaria 113, 00198 Roma)

Contenuto del Corso

Il principale approccio alla Verifica e Validazione (V&V) di software embedded e' la cosidetta Hardware-In-the-Loop (HIL) simulation. Nella HIL simulation vengono tipicamente usati due computer collegati in rete. Su uno viene eseguito il SUV (Software Under Verification), sull'altro un simulatore dell'ambiente fisico con cui il SUV interagisce. L'obiettivo della HIL simulation e' di generare scenari per il sistema descritto in modo da garantire con un certo livello di confidenza che i requisiti di sistema siano soddisfatti.

L'attivita' esaminera' lo stato dell'arte per la generazione automatica di scenari nel contesto HIL simulation e si focalizzera' poi su progetti tesi a realizzare alcuni degli approcci esaminati.

Argomenti Lezioni

  • Statistical Model Checking

Vvse Web Utilities

Edit | Attach | Watch | Print version | History: r8 < r7 < r6 < r5 < r4 | Backlinks | Raw View | Raw edit | More topic actions
Topic revision: r8 - 2012-02-25 - EnricoTronci






 
Questo sito usa cookies, usandolo ne accettate la presenza. (CookiePolicy)
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2017 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback