Verifica e Validazione di Software Embedded
Avvisi
- Le lezioni avranno inizio il 5 MArzo 2012
Orario e Luogo Lezioni
- Orario: Martedì dalle ore 11.00 alle ore 13.00.
- Luogo: Aula Seminari del Dip. di Informatica (Piano 3, Via Salaria 113, 00198 Roma)
Contenuto del Corso
Il principale approccio alla Verifica e Validazione (V&V) di software
embedded e' la cosidetta Hardware-In-the-Loop (HIL) simulation.
Nella HIL simulation vengono tipicamente usati due computer collegati in rete.
Su uno viene eseguito il SUV (Software Under Verification),
sull'altro un simulatore dell'ambiente fisico con cui il SUV interagisce.
L'obiettivo della HIL simulation e' di generare scenari per il sistema
descritto in modo da garantire con un certo livello di confidenza
che i requisiti di sistema siano soddisfatti.
L'attivita' esaminera' lo stato dell'arte per la generazione automatica
di scenari nel contesto HIL simulation e si focalizzera' poi
su progetti tesi a realizzare alcuni degli approcci esaminati.
Argomenti Lezioni
- Statistical Model Checking
Vvse Web Utilities