Progettazione di sistemi digitali - Prof.ssa Massini

Argomenti delle lezioni svolte nell'anno accademico 2013-2014

I testi degli esercizi svolti in classe durante le esercitazioni sono disponibili qui (usate pure lo strumento commenti di Google Drive per esprimere dubbi, discutere gli esercizi, chiedere chiarimenti).

Lezione 30 settembre 2013 Introduzione al corso. Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e proprietą dei sistemi di numerazione posizionali. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale. Intervallo di rappresentazione in base b con un numero assegnato di cifre. Conversioni di numeri razionali (numeri con la virgola): procedura di conversione da decimale a binario e da binario a decimale.

Lezione 3 ottobre 2013 Sistema binario. Addizione e sottrazione. Rappresentazione di interi. Rappresentazione in complemento a 2. Intervallo di rappresentazione, procedura per trovare l'opposto di un numero. Addizione e sottrazione nella rappresentazione in complemento a due. Riconoscimento di overflow e underflow.

Esercitazione 3 ottobre 2013 Ripasso delle prime due lezioni. Conversione di numeri naturali da decimale a binario, ottale, esadecimale e viceversa. Rappresentazione e conversione di numeri razionali da decimale a binario.

Lezione 7 ottobre 2013 Rappresentazione degli interi in modulo e segno. Rappresentazione in virgola fissa e rappresentazione in virgola mobile. Le operazioni nella rappresentazione in virgola mobile: moltiplicazione e divisione, addizione e sottrazione. Decimali codificati in binario (BCD). Codice 2-su-5. Cenni su codice Gray.

Lezione 10 ottobre 2013 Codice Gray. Codici per il controllo dell'errore: il codice a controllo di paritą. Codice ASCII. Definizione di algebra di commutazione o booleana. Assiomi (associativitą, commutativitą, distributivitą, elemento neutro, complemento). Proprietą dell'algebra di commutazione (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan).

Esercitazione 10 ottobre 2013 Addizione e sottrazione di numeri naturali in binario. Addizione, sottrazione e opposto di un numero in complemento a due. Conversione di numeri razionali da binario a decimale. Somma, sottrazione, moltiplicazione e divisione nella rappresentazione in virgola mobile.

Lezione 14 ottobre 2013 Variabili booleane e espressioni booleane. Espressione duale. Espressione complementare. Espressioni equivalenti. Verifica di identitą. Funzioni di commutazione. Definizione di porte logiche.

Lezione 17 ottobre 2013 Definizione di rete combinatoria. Relazione tra reti combinatorie ed espressioni booleane. Espressioni booleane in forma normale disgiuntiva o SOP (somma di prodotti). Trasformazione di espressioni in forma normale SOP. Mintermini. Forma canonica SOP. Procedura di trasformazione da forma normale a forma canonica SOP.

Esercitazione 17 ottobre 2013 Conversione da codici BCD e Gray a decimale e viceversa. Bit di paritą singolo. Codice 2 su 5. Ripasso di reti combinatorie, espressioni booleane e tabelle di veritą. Espressione duale e complementare. Equivalenza di espressioni. Trasformazione da rete combinatoria a espressione booleana e viceversa.

Lezione 21 ottobre 2013 Relazione tra la tavola di veritą di una funzione e la sua espressione in forma canonica SOP. Realizzazione di espressioni in forma SOP come circuiti AND-to-OR. Forma normale POS (prodotto di somme). Trasformazione di espressioni in forma normale POS. Maxtermine. Forma canonica POS. Procedura di trasformazione da forma normale a forma canonica POS. Relazione tra la tavola di veritą di una funzione e la sua espressione in forma canonica POS. Realizzazione di espressioni in forma POS come circuiti OR-to-AND.
Analisi di una rete combinatoria.

Lezione 24 ottobre 2013 Sintesi di una rete combinatoria: procedimento ed esempio. Criterio di ottimalitą per reti combinatorie ed espressioni booleane.

Esercitazione 24 ottobre 2013 Trasformazione di espressioni in forma normale canonica SOP e POS e analisi di circuiti.

Lezione 28 ottobre 2013 Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh. Procedura per ottenere un'espressione minimale SOP. Funzioni non completamente definite e simboli don't care, uso dei simboli don't care per la minimizzazione con le mappe di Karnaugh.

Lezione 31 ottobre 2013
Maxtermini e termini somma su mappe di Karnaugh. Procedura per ottenere un'espressione minimale POS. Operatori NAND e NOR. Universalitą di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e soli NOR. Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR. L'operatore XOR.
Alcuni importanti moduli combinatori. Definizione di codificatore. Schema con matrice di OR. Definizione di decodificatore. Schema con matrice di AND. ROM: definizione. Uso della ROM per la realizzazione di funzioni di commutazione. PLA: definizione; uso della PLA per la realizzazione di funzioni di commutazione.

Lezione 4 novembre 2013
Multiplexer e demultiplexer. Uso del multiplexer per la generazione di funzioni booleane. Progetto della cella addizionatrice (full adder) per l'addizionatore a propagazione di riporto.

Esercitazione 7 novembre 2013
Esercizi di sintesi di reti combinatorie.

Esonero 11 novembre 2013
Testo esonero 11 novembre 2013

Lezione 18 novembre 2013 Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali. Elementi di memoria elementari: latch (o Flip Flop) SR. Comportamento in funzione dei valori degli ingressi s e r e tabella. Latch sincrono (gated latch): definizione e schema circuitale, Flip Flop Master-slave (latch sensibile al fronte di salita e al fronte di discesa del clock). Flip-Flop D (delay): definizione, tabella di veritą. Flip-Flop JK: definizione, tabella di veritą. Flip-Flop T (toggle): definizione, tabella di veritą.

Lezione 21 novembre 2013
Analisi di reti sequenziali sincrone: procedimento (costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale). Esercizi di esempio. Rappresentazione di automi tramite tabella. Diagramma temporale di un'automa a fronte di una sequenza di ingresso. Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore. Equivalenza tra stati di un automa. Equivalenza tra automi. Trasformazione da automa di Mealy ad automa di Moore e viceversa.

Lezione 25 novembre 2013
Esempi di realizzazione di automi. Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare).

Esercitazione 28 novembre 2013 Esercizi sul passaggio da specifica verbale ad automa e viceversa. Esercizi sulla trasformazione da automa di Mealy ad automa di Moore e viceversa.

Lezione 28 novembre 2013
Procedura di minimizzazione di automi: grafo delle equivalenze. Descrizione della procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale (automa), tabella degli stati futuri, schema circuitale della rete sequenziale. Tabelle inverse dei FF.

Lezione 2 dicembre 2013
Procedura di sintesi per un riconoscitore di sequenze con sovrapposizioni, con diversi tipi di FF e diversa assegnazione dei nomi agli stati dell'automa. Realizzazione di un riconoscitore con il metodo dello stato successivo: automa e rete sequenziale.

Lezione 5 dicembre 2013 Realizzazione della cella addizionatrice come circuito sequenziale. Considerazioni sull'addizionatore a propagazione di riporto per somma e sottrazione nella rappresentazione in complemento a 2.

Esercitazione 5 dicembre 2013 Esercizi su minimizzazione di automi e sintesi di circuiti sequenziali.

Lezione 9 dicembre 2013 Sintesi del contatore di impulsi di clock mod4 e mod 8. Diagramma temporale del contatore mod 8. Contatori mod 2**n. Contatore alla rovescia mod 2**n. Contatori bidirezionali. Contatore di impulsi provenienti da una linea x. Ingressi asincroni (PRE)SET e CLEAR per FF con clock. Contatori preselezionabili (o prefissabili). Contatori modulo k con k diverso da 2**n usando gli ingressi asincroni CLEAR dei Flip-Flop.

Lezione 12 dicembre 2013
Registri universali: tutte le combinazioni di caricamento e scaricamento parallelo e sequenziale, scorrimento a sinistra, rotazione a destra e a sinistra.

Esercitazione 12 dicembre 2013 Ancora esercizi sulla sintesi di circuiti sequenziali.

Lezione 16 dicembre 2013
Interconnessione tra registri. Le quattro modalitą di connessione: sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate); sorgente variabile - destinazione prefissata (Multiplexer); sorgente prefissata - destinazione variabile (decodificatore); sorgente variabile - destinazione variabile mesh (caso di registri sorgente e destinazione distinti e caso registri sorgente e destinazione coincidenti); bus.

Lezione 19 dicembre 2013 Progetto di un'unitą aritmetico logica molto semplice. Esercizi su analisi e sintesi di circuiti sequenziali e interconnessione tra registri.

Lezione 10 gennaio 2014 Esercizi di ripasso.

Lezione 13 gennaio 2014
Esercizi di ripasso.

-- AnnalisaMassini - 18 Sep 2014

Topic revision: r1 - 2014-09-18 - AnnalisaMassini






 
Questo sito usa cookies, usandolo ne accettate la presenza. (CookiePolicy)
Torna al Dipartimento di Informatica
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2024 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback