WebHome < Architetture1/AL/AA1213

Tags: view all tags
<table border="2"><tbody><tr valign="top"><td width="80%">

---++ <a name="Corso_di_Progettazione_di_Sistemi_Digitali"></a><b><font color="#008000">Corso di Progettazione di Sistemi Digitali (I canale)</font></b>
---++ <b><font color="#008000">Prof. Daniele Gorla</font></b>

---
| *Docenti*  |  *Telefono*  | *Orario di ricevimento* | *Studio* |
| Users.DanieleGorla | 06-4991 8434 | per appuntamento tramite e-mail|Via Salaria 113 - 3° Piano st. 310|
| *Email* | gorla@di.uniroma1.it  |||
| Users.MiguelCeriani |  |-------|
| *Email* | ceriani@di.uniroma1.it |||

---

Il corso di Progettazione di Sistemi Digitali (Ex Architettura degli Elaboratori I, fino all'aa 2007-2008) tratta argomenti preliminari alla descrizione dell'organizzazione di un calcolatore: rappresentazione dell'informazione, progettazione di reti combinatorie e sequenziali, registri e loro interconnessione. Tale corso fornisce quindi gli strumenti necessari alla comprensione del funzionamento e delle problematiche di progetto di un calcolatore, argomenti che verranno trattati nel corso di Architettura degli Elaboratori. 

---
---++ <font color="#008000"><a name="Orario_delle_lezioni"></a>Orario delle lezioni </font></b>

Le lezioni si svolgeranno secondo il seguente orario: 
|*Orario*  |*Aula*  |
| lun 11:30-13:15| Aula I NEC |
| gio 10:30-13:15| Aula I NEC |

Le esercitazioni verranno tenute dal Dott. Michele Ceriani e si svolgeranno tipicamente il giovedì dalle 10.40 alle 11.55.
Questa divisione non sarà sempre rispettata, ad esempio ci potranno essere più esercitazioni in prossimità di un esonero/esame.
---
---++ <font color="#008000"><a name="Testi_consigliati"></a>Testi consigliati </font></b>

   * [1] F. Preparata *Introduzione alla organizzazione e alla progettazione di un elaboratore elettronico* Franco Angeli editore
   * [2] *Appunti della prof.ssa Velardi* reperibili all'indirizzo: http://twiki.di.uniroma1.it/twiki/view/Architetture1/PZ/
<!--
   * [3] Dispensa:  [[%ATTACHURL%/appunti-registri-06.doc][Appunti sull'interconnessione tra registri]]
-->

Chi non trovasse il testo precedente puo' fare riferimento a: 
   * M. Morris Mano, C. R. Kime *Reti logiche* Pearson 
   * D. P. Bovet *Introduzione all'architettura dei calcolatori* Zanichelli

---

---++ <font color="#008000"><a name="Programma_del_Corso"></a>Programma del Corso </font></b>

Il programma di massima del corso è:

   * Introduzione alla organizzazione di un elaboratore elettronico: componenti principali di un elaboratore.

   * Rappresentazione dell'informazione. Codici e di codifica. Sistemi di numerazione, sistema binario. Rappresentazione in complemento a due. Rappresentazione ottale ed esadecimale. Rappresentazione in virgola fissa e in virgola mobile. Alcuni codici: BCD, ASCII, Gray, codici per il controllo dell'errore.

   * Definizione di algebra di commutazione o booleana. Assiomi e proprietà. Variabili espressioni booleane. Espressioni equivalenti. Principio di dualità. Funzioni di commutazione di una e due variabili. Dispositivi per la realizzazione di funzioni: porte NOT, AND e OR. Tabella di verità. Definizione di rete combinatoria. Relazione tra reti combinatorie ed espressioni booleane. Forma normale e forma canonica SOP. Operatori NAND e NOR. Universalità di NAND e NOR. L'operatore XOR e sue proprietà.

   * Analisi e sintesi di una rete combinatoria: procedimento ed esempi. Introduzione alla minimizzazione. Definizione di espressioni SOP e POS minimali. Definizione di mappa di Karnaugh. Funzioni di commutazione con condizioni indifferenti e loro minimizzazione. Minimizzazione di funzioni in forma POS.

   * Moduli combinatori MSI: codificatore, decodificatore, ROM, PLA, transcodificatore, multiplexer,  demultiplexer. Progetto di un comparatore di numeri binari. Semiaddizionatore (o Half-Adder). Addizionatore a propagazione di riporto - e progetto della cella addizionatrice (Full-Adder).

   * Introduzione alle reti sequenziali: memorizzazione e feedback. Latch SR. Flip-Flop SR, Flip-Flop D (delay), Flip-Flop JK, Flip-Flop T. Tabella di verità per ricavare le funzioni di eccitazione di tutti i tipi di Flip-Flop.

   * Registro universale: tutte le combinazioni di caricamento e scaricamento seriale e parallelo, scorrimento a sinistra, rotazione a destra e a sinistra.

   * Analisi di reti sequenziali sincrone. Criteri per il riconoscimento di automi contatori e automi riconoscitori di sequenze. Rappresentazione di automi tramite diagramma di stato e tramite tabella. Diagramma temporale di un automa. Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore. Equivalenza tra automi. Trasformazione da automa di Mealy ad automa di Moore e viceversa. Minimizzazione di automi.

   * Sintesi di reti sequenziali. Contatori modulo 2**n. Contatore alla rovescia. Contatori bidirezionali (up-down counter). Contatori modulo k con k diverso da 2**n. Contatori preselezionabili (o prefissabili). Contatore di impulsi su una linea x. Contatori asincroni. 

---
---++ <font color="#008000"><a name="Argomento_delle_Lezioni"></a>Argomento delle Lezioni </font></b>

In questa sezione vengono riportati gli argomenti svolti ad ogni lezione, co i relativi riferimenti ai testi: 

<b><font color="#008000">Lezione 27 Settembre 2012</font></b>
Presentazione del corso (per una visione d'insieme delle tematiche che si studieranno nei corsi di PSD e Architetture, raccomando di leggere il capitolo 2 di [1]). 
Sistemi digitali ed evoluzione storica degli elaboratori ([2], sezione 1.1 e 1.2; [[http://twiki.dsi.uniroma1.it/twiki/viewfile/Architetture1/AL/AA1213/WebHome?rev=1;filename=storia-dei-computer.ppt][lucidi]]).
Rappresentazione dell'informazione, definizione di codice e di codifica, requisiti di una codifica; Definizione e proprietà dei sistemi di numerazione posizionali, sistema binario ([1] sez. 1.1 e 1.2; [2] sez. 1.3, 1.3.1 e 1.3.2).
Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale; Intervallo di rappresentazione in base b con un numero assegnato di cifre; sistemi ottale ed esadecimale; somma di naturali ([1] sez. 1.3, 1.3.1 e 1.5; [2] sez. 1.3.2, 1.3.3.A1 e A2). 
Rappresentazione degli interi (con bit di segno, in complemento a 1, in complemento a 2). Rappresentazione in complemento a due: intervallo di rappresentazione, procedura per trovare l'opposto di un numero. Addizione e sottrazione nella rappresentazione in complemento a due ([2] sez. 1.3.3.B e B1; per una trattazione più completa, ma anche matematicamente più complessa, suggerisco di leggere [1] sez. 6.1, 6.2 e 6.3). 
<br>

<b><font color="#008000">Lezione 1 ottobre 2012</font></b>
Conversioni di numeri razionali (numeri con la virgola): procedura di conversione da decimale a binario e da binario a decimale.  Rappresentazione in virgola fissa e rappresentazione in virgola mobile; intervalli di rappresentazione. Standard IEEE. ([2] sez. 1.3.3.C, C.1, C.2, C.2.1)

<b><font color="#008000">Esercitazione 4 ottobre 2012</font></b>
Ripasso ed esercizi di conversione di numeri naturali da binario a decimale e viceversa. Ripasso ed esercizi di conversione di numeri razionali da binario a decimale.
Esercizi per casa: da 1.1 a 1.8 e da 1.12 a 1.15 sul libro di testo.

<b><font color="#008000">Lezione 4 ottobre 2012</font></b>
Operazioni nella rappresentazione in virgola mobile: moltiplicazione e somma ([2] sez. C.2.2).
Codice ASCII ([1] sez. 1.6.3) e UNICODE ([[http://it.wikipedia.org/wiki/Unicode][pagina wikipedia]]). 

<b><font color="#008000">Lezione 8 ottobre 2012</font></b>
Nozioni basilari sui codici per il controllo e la correzione dell'errore: bit di parità; parità longitudinale e trasversale ([1] sez. 1.7 e 1.7.1);
codice di Haming 4+3 ([[http://twiki.dsi.uniroma1.it/twiki/viewfile/Architetture1/AL/AA1213/WebHome?rev=1;filename=codice-di-Haming.pdf][note]]; N.B.: la teoria dei codici è un'area molto vasta ed interessante, che esula dalle finalità di questo corso; gli studenti interessati possono avere più dettagli, per esempio da
[[http://www.ing.unitn.it/~melganif/PDF/tx-num4.pdf][questi lucidi]]).
Definizione di algebra di commutazione o booleana. Assiomi: associatività, commutatività, distributività, elemento neutro, complemento. Proprietà derivate: la legge di involuzione  ([1] sez.3.4; [2] sez. 1.4). 

<b><font color="#008000">Esercitazione 11 ottobre 2012</font></b>
Conversione di numeri razionali da decimale a binario. Rappresentazione di numeri interi in complemento a 2.  Operazioni aritmetiche su rappresentazioni binarie di numeri naturali ed interi (in complemento a 2). Rappresentazione di numeri in virgola mobile. 
Esercizi per casa: da 6.1 a 6.6 sul libro di testo; rappresentazione in virgola mobile (con 1 bit segno, 4 bit valore assoluto mantissa, 4 bit esponente in complemento a 2) di 31,5625.

<b><font color="#008000">Lezione 11 ottobre 2012</font></b>
Altre proprietà derivate dell'algebra di commutazione: idempotenza, elemento nullo, assorbimento, leggi di De Morgan ([1] sez.3.4; [2] sez. 1.4).
Variabili booleane e espressioni booleane. Espressione duale. Espressione complementare. Espressioni equivalenti e verifica di equivalenze. Funzioni di commutazione a 1, 2 o più variabili; tavole di verità ([1] sez. 3.1, 3.2; [2] sez. 2.1).

<b><font color="#008000">Lezione 15 ottobre 2012</font></b>
Espressioni booleane in forma canonica SOP (somma di prodotti); mintermini; forma normale disgiuntiva o SOP. 
Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica SOP.
Trasformazione di espressioni in forma normale SOP e in forma canonica SOP. 
([1] sez. 3.5; [2] sez. 2.3.1 e 2.3.2).

<b><font color="#008000">Esercitazione 18 ottobre 2012</font></b>
Rappresentazione di numeri in virgola mobile (continua). Operazioni con numeri rappresentati in virgola mobile. Bit di parità singolo. Codice prodotto (bit di parità longitudinali e trasversali) per la correzione di un singolo bit di errore. Calcolo del numero di bit di ridondanza necessari per realizzare un codice (di Hamming) autocorrettivo per bit singolo. Esercizi per casa: somma e prodotto dei seguenti numeri in virgola mobile,  <1,10010001,1101>, <1,10001111,1111> (1 bit segno, 8 bit mantissa, 4 bit esponente in complemento a 2); costruire codice prodotto per blocchi di informazione di 15 bit (dire quanti bit servono complessivamente per la codifica); dire, per un codice di Hamming autocorrettivo per bit singolo, quanti bit di ridondanza (in più rispetto alla parola da trasmettere) servono per una parola di 5 bit.

<b><font color="#008000">Lezione 18 ottobre 2012</font></b>
Forma normale POS (prodotto di somme); maxtermini; trasformazione di espressioni in forma normale POS e in forma canonica POS. 
Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica POS ([1] sez. 3.5 e 3.7; [2] sez. 2.3.1 e 2.3.2).
Definizione di porte logiche e di rete combinatoria; relazione tra reti combinatorie ed espressioni booleane.
Realizzazione di espressioni in forma SOP come circuiti AND-to-OR e di espressioni in forma POS come circuiti OR-to-AND
([1] sez. 3.3; [2] sez. 2.1, 2.2 e 2.3.4)
Analisi di una rete combinatoria: procedimento ed esempi ([1] sez. 4.1 e 4.2.1; [2] sez. 2.4)

<b><font color="#008000">Lezione 22 ottobre 2012</font></b>
Sintesi di una rete combinatoria: procedimento ed esempi. 
Introduzione alla minimizzazione. Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Procedura per ottenere un'espressione minimale SOP
([1] sez. 4.2.2, 4.3, 4.4.1, 4.4.2 e 4.4.3; [2] sez. 2.5 e 2.5.1)<br>

<b><font color="#008000">Esercitazione 22 ottobre 2012</font></b>
Dimostrazione di un'identità tra espressioni booleane, utilizzando gli assiomi dell'algebra booleana

<b><font color="#008000">Esercitazione 25 ottobre 2012</font></b><br>
Ancora esercizi su identità tra espressioni booleane e semplificazione.
Ricavare forme normali SOP e POS da espressioni booleane. Da forma normale SOP o POS a forma canonica corrispondente.
Da tabella di verità a forma canonica SOP o POS.

<b><font color="#008000">Lezione 25 ottobre 2012</font></b>
Maxtermini e termini somma su mappe di Karnaugh. Procedura per ottenere un'espressione minimale POS. Funzioni non completamente definite, uso dei simboli don't care.  ([1] sez. 4.4.3, 4.5)
Operatori NAND e NOR e loro universalità; porte XOR. ([1] sez. 3.6.1, 3.6.2 e 4.7)
Codificatore e schema con matrice di OR; decodificatore e schema con matrice di AND. ([1] sez. 4.8.1 e 4.8.2)
<br>

<b><font color="#008000">Lezione 29 ottobre 2012</font></b>
ROM: definizione e uso per la realizzazione di funzioni di commutazione. PLA: definizione e uso per la realizzazione di funzioni di commutazione.
Multiplexer e demultiplexer; uso del multiplexer per la generazione di funzioni booleane. ([1] sez. 4.8.3, 4.8.4, 4.8.5; [2] sez. 2.5.2) <br>

<b><font color="#008000">Esercitazione 5 novembre 2011</font></b><br>
Sintesi di circuito comparatore (con ingressi a 2 bit) con uscite a>b e a=b: forme SOP canoniche a partire dalla tabella di verità; uso di mappe di Karnaugh per ottenere SOP minimale per a>b e POS minimale per a=b; circuito completo; realizzazione con PLA e con ROM.

<b><font color="#008000">Esercitazione 8 novembre 2012</font></b><br>
Preparazione all'esonero: esercizi su tutto il programma svolto, tra cui, come esempio di sintesi, l'addizionatore di interi ([2] sez. 2.6.2).

<b><font color="#008000">Lezione 19 novembre 2012</font></b>
Introduzione alle reti sequenziali: memorizzazione e feedback. Diagrammi temporali per variabili ed elementi circuitali. Elementi di memoria elementari: latch SR (comportamento in funzione dei valori degli ingressi s e r, tabella e funzione d'eccitazione). Flip-Flop D: definizione, tabella di verità e funzione d'eccitazione. Flip-Flop JK: definizione, tabella di verità e funzione d'eccitazione. Flip-Flop T (toggle): definizione, tabella di verità e funzione d'eccitazione. Segnale orologio (clock). Latch sincrono (gated latch): definizione e schema circuitale; flip-flop master-slave sensibile al fronte di discesa del clock ([1] sez. 5.1, 5.2, 5.3, 5.5 e 5.6; [2] sez. 3.5) 
<br>

<b><font color="#008000">Lezione 22 novembre 2012</font></b><br>
Automi a stati finiti con output: modello di Mealy e modello di Moore. Rappresentazione di automi tramite tabella e tramite grafi etichettati. Equivalenza tra automi. Trasformazione da automa di Mealy ad automa di Moore e viceversa. Equivalenza tra stati di un automa. Procedura di minimizzazione di automi mediante tabella triangolare ([2] sez. 3.1, 3.2, 3.3, 3.4. N.B.: questa parte del programma non è trattata in maniera esauriente su [1]!!)
<br>

<b><font color="#008000">Lezione 26 novembre 2012</font></b><br>
Descrizione della procedura per la sintesi di reti sequenziali: descrizione verbale, diagramma dell'automa, minimizzazione dell'automa, tabella degli stati futuri, calcolo delle funzioni di eccitazione dei FF, schema circuitale della rete sequenziale. Esempi: addizionatore sequenziale e riconoscitore di sequenze con sovrapposizioni ([1] sez. 5.10; [2] sez. 3.7).<br>

<b><font color="#008000">Esercitazione 29 novembre 2012</font></b><br>
Conversione da automa di Mealy ad automa di Moore.
Minimizzazione dell'automa di Mealy e minimizzazione dell'automa di Moore.
Corrispondenza tra i due automi minimizzati.<br>

<b><font color="#008000">Lezione 29 novembre 2012</font></b><br>
Analisi di reti sequenziali sincrone: costruzione della tabella degli stati futuri; diagramma di stato della rete sequenziale e del corrispondente automa; descrizione verbale ([1] sez. 5.9; [2] sez. 3.6). <br>

<b><font color="#008000">Esercitazione 3 dicembre 2012</font></b><br>
Sintesi di Circuito Sequenziale: descrizione della funzione (calcolo del bit parità dispari per una stringa di bit presa da un input e pacchettizzata quando un secondo input è pari a 1); formalizzazione mediante automa di Mealy; trasformazione in circuito sequenziale utilizzando flip/flop JK.

<b><font color="#008000">Esercitazione 6 dicembre 2012</font></b><br>
Analisi di Circuito Sequenziale: circuito sequenziale con flip/flop SR e T; derivazione delle espressioni booleane per output del circuito ed ingressi dei flip/flop; estensione in tabella di transizione con gli stati successivi dei flip/flop; trasformazione in automa di Mealy; minimizzazione dell'automa; interpretazione dell'automa.
Conversione da automa di Mealy ad automa di Moore (come ripasso del procedimento già visto)

<b><font color="#008000">Lezione 6 dicembre 2012</font></b><br>
Registri di memorizzazione: tutte le combinazioni di caricamento e scaricamento parallelo e sequenziale. Registri con scorrimento a sinistra e a destra. registri con funzione di rotazione a destra e a sinistra. ([1] sez. 5.7 e 5.12.1)

<b><font color="#008000">Lezione 10 dicembre 2012</font></b>
Considerazioni sul trasferimento dell'informazione tra registri. Interconnessione tra registri: le quattro modalità di connessione. Descrizione della modalità di interconnessione sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate), sorgente variabile - destinazione prefissata (Multiplexer), sorgente prefissata - destinazione variabile (decodificatore); sorgente variabile - destinazione variabile  (mesh, con registri sorgente e destinazione distinti e coincidenti; bus). Esempi di progettazione (per questa lezione, si segue il materiale in [[http://twiki.dsi.uniroma1.it/twiki/viewfile/Architetture1/AL/AA1213/WebHome?rev=1;filename=appunti-interconnessione.pdf][queste dispense]]).

<b><font color="#008000">Esercitazione 13 dicembre 2012</font></b><br>
Esempio di progettazione di circuito di interconnessione tra registri ed unità di elaborazione (ultimo esempio delle dispense di cui alla precedente lezione)

<b><font color="#008000">Lezione 13 dicembre 2012</font></b><br>
Sintesi del contatore modulo 8 e suo diagramma temporale. Contatori modulo 2**n.
Contatore alla rovescia modulo 2**n. Up-and-down counter (http://www.allaboutcircuits.com/vol_4/chpt_11/3.html). Contatore di impulsi provenienti da una linea x ([1] sez.5.12.2).

<b><font color="#008000">Lezione 17 dicembre 2012</font></b><br>
Contatori asincroni (http://www.allaboutcircuits.com/vol_4/chpt_11/2.html). FF con ingressi asincroni (PRE)SET e CLEAR (http://www.allaboutcircuits.com/vol_4/chpt_10/7.html). Contatori modulo k con k diverso da 2**n usando gli ingressi asincroni CLEAR dei Flip-Flop (http://www.google.it/url?sa=t&rct=j&q=&esrc=s&source=web&cd=3&ved=0CEUQFjAC&url=http%3A%2F%2Fhighered.mcgraw-hill.com%2Fsites%2Fdl%2Ffree%2F0072823151%2F56549%2Fvra23151_ch07.pdf&ei=EYrNUJa2L-iJ4gT_l4G4BA&usg=AFQjCNG28J8YtPMtq0-yirOJBI2j1HJxaQ&bvm=bv.1355325884,d.ZG4&cad=rja, sez. 7.10). Contatori preselezionabili (http://www.doc.ic.ac.uk/~nd/surprise_96/journal/vol4/cwl3/report.html#load).

Esercizio di sintesi di rete sequenziale: comparatore sequenziale per naturali in base 2 (per esercizio, si confronti la soluzione così ottenuta con il comparatore combinatorio di [1] esempio 4.10).

<b><font color="#008000">Esercitazione 20 dicembre 2012</font></b><br>
Esercitazione riepilogativa, su esercizi proposti dagli studenti.

<b><font color="#008000">Esercitazione 7 gennaio 2013</font></b><br>
Esercitazione riepilogativa, su esercizi proposti dagli studenti.

<!--

-->

---
---++ <font color="#008000"><a name="Modalità_di_esame"></a>Modalità di esame </font></b>

Per superare l'esame bisogna: 
   * superare lo scritto o gli esoneri
   * sostenere un esame orale facoltativo (su tutti gli argomenti svolti a lezione), se lo studente vuole migliorare il voto o in casi particolari in cui il docente lo ritiene opportuno. 

Regole per le prove scritte (sia esami che esoneri):
   * NON si possono consultare libri, appunti, esercizi svolti, etc.
   * ognuno deve venire con un documento di identità con foto
   * ognuno deve portarsi dei fogli bianchi per la brutta copia (i fogli di bella verranno distribuiti in sede d'esame) e la cancelleria occorrente (matite, penne, gomme, temperini, etc.); per nessun motivo questo materiale potrà venir scambiato tra gli studenti nel corso dell'esame
   * si può portare una calcolatrice, ma non deve essere quella del cellulare (che deve essere spento e tenuto non a portata di mano per tutta la durata dell'esame)
   * non si potrà uscire dall'aula d'esame nel corso della prova per andare in bagno
   * è OBBLIGATORIO prenotarsi, secondo le modalità specificate in prossimità delle prove. Chi non si è prenotato non verrà ammesso in aula

Primo Esonero: 
   * lunedì 12 Novembre, ore 10:00-12:00, aula 1 NEC
   * prenotazione OBBLIGATORIA entro le ore 10:00 del giorno venerdì 9 Novembre alla pagina http://twiki.dsi.uniroma1.it/twiki/view/Prenotazioni/2012_11_12_EsoneroProgSistemiDigitaliCanaleAL

Regole di validità degli esoneri: gli esoneri sono pensati per gli studenti che seguono il corso nel suo svolgimento. Pertanto, la validità del primo esonero è limitata alla sessione invernale d'esame, e va completato con il secondo esonero, entro la data di quest'ultimo. Ciò vuol dire che, chi ha conseguito una votazione sufficiente (almeno 18) al primo esonero, può effettuare il secondo esonero (nella data stabilita -- quest'anno il 10 Gennaio 2013). Nel caso di assenza al secondo esonero o di votazione non sufficiente, bisognerà rifare lo scritto per intero.

La regola per gli scritti nella stessa sessione è la seguente: chi consegna al primo appello e riporta una votazione inferiore a 10 NON può sostenere il secondo appello. Se invece non consegna, può tranquillamente sostenere il secondo appello.

---

---++ <font color="#008000"><a name="Testi_e_soluzioni_delle_prove_sc"></a>Testi e (alcune) soluzioni delle prove scritte passate </font></b>

   * Scritti a.a. 12/13:
      * Primo esonero (12-11-12): testi e soluzioni della [[http://twiki.dsi.uniroma1.it/twiki/viewfile/Architetture1/AL/AA1213/WebHome?rev=2;filename=SoluzioniEsonero-12-11-12-FILA-A.pdf][Fila A]], [[http://twiki.dsi.uniroma1.it/twiki/viewfile/Architetture1/AL/AA1213/WebHome?rev=2;filename=SoluzioniEsonero-12-11-12-FILA-B.pdf][Fila B]], [[http://twiki.dsi.uniroma1.it/twiki/viewfile/Architetture1/AL/AA1213/WebHome?rev=2;filename=SoluzioniEsonero-12-11-12-FILA-C.pdf][Fila C]] e [[http://twiki.dsi.uniroma1.it/twiki/viewfile/Architetture1/AL/AA1213/WebHome?rev=2;filename=SoluzioniEsonero-12-11-12-FILA-D.pdf][Fila D]].
      * Secondo Esonero (10-1-13): [[http://twiki.dsi.uniroma1.it/twiki/viewfile/Architetture1/AL/AA1213/WebHome?rev=1;filename=soluz-10-1-13.pdf][testo e soluzioni]]
      * Esame del 22-1-13: [[http://twiki.dsi.uniroma1.it/twiki/viewfile/Architetture1/AL/AA1213/WebHome?rev=1;filename=soluz-22-1-13.pdf][testo e soluzioni]]
      * Esame del 12-2-13: [[http://twiki.dsi.uniroma1.it/twiki/viewfile/Architetture1/AL/AA1213/WebHome?rev=1;filename=Soluzioni-12-2-13.pdf][testo e soluzioni]]
      * Esame del 10-6-13: [[http://twiki.dsi.uniroma1.it/twiki/viewfile/Architetture1/AL/AA1213/WebHome?rev=1;filename=esame-10-6-13.pdf][testo]] (le soluzioni sono un semplice adattamento delle soluzioni del compito di Febbraio)
      * Esame del 2-7-13: [[http://twiki.dsi.uniroma1.it/twiki/viewfile/Architetture1/AL/AA1213/WebHome?rev=1;filename=soluz-2-7-13.pdf][testo e soluzioni]]
      * Esame del 16-9-13: [[http://twiki.dsi.uniroma1.it/twiki/viewfile/Architetture1/AL/AA1213/WebHome?rev=1;filename=soluz-16-9-13.pdf][testo e soluzioni]]
   * [[http://twiki.di.uniroma1.it/twiki/view/Architetture1/EO/ScrittiAa1112][Scritti a.a. 11/12]]
   * [[http://twiki.di.uniroma1.it/twiki/view/Architetture1/EO/ScrittiAa0910][Scritti a.a. 09/10]]
   * [[http://twiki.di.uniroma1.it/twiki/view/Architetture1/EO/ScrittiAa0809][Scritti a.a. 08/09]]
   * [[http://twiki.di.uniroma1.it/twiki/view/Architetture1/EO/ScrittiAa0708][Scritti a.a. 07/08]]
   * [[http://twiki.di.uniroma1.it/twiki/view/Architetture1/EO/ScrittiAa0607][Scritti a.a. 06/07]]
   * [[http://twiki.di.uniroma1.it/twiki/view/Architetture1/EO/ScrittiAa0506][Scritti a.a. 05/06]]
   * [[http://twiki.di.uniroma1.it/twiki/view/Architetture1/EO/ScrittiAa0405][Scritti a.a. 04/05]]
   * [[http://twiki.di.uniroma1.it/twiki/view/Architetture1/EO/ScrittiAa0203][Scritti a.a. 02/03]]
   * [[http://twiki.di.uniroma1.it/twiki/view/Architetture1/EO/ScrittiAa0102][Scritti a.a. 01/02]]

---

---
</td><td width="20%">%SMALLER% 
%INCLUDE{"AvvisiImportanti"}% %FINE% </td></tr></tbody></table>

-- Users.DanieleGorla - 25 Sep 2012
Attachments
Topic attachments
I	Attachment	History	Action	Size	Date	Who
pdf	Soluzioni-12-2-13.pdf	r1	manage	461.6 K	2013-06-11 - 10:02	DanieleGorla
pdf	SoluzioniEsonero-12-11-12-FILA-A.pdf	r2 r1	manage	323.8 K	2012-12-24 - 16:27	DanieleGorla
pdf	SoluzioniEsonero-12-11-12-FILA-B.pdf	r2 r1	manage	307.3 K	2012-12-24 - 16:28	DanieleGorla
pdf	SoluzioniEsonero-12-11-12-FILA-C.pdf	r2 r1	manage	334.6 K	2012-12-24 - 16:29	DanieleGorla
pdf	SoluzioniEsonero-12-11-12-FILA-D.pdf	r2 r1	manage	286.1 K	2012-12-24 - 16:30	DanieleGorla
pdf	appunti-interconnessione.pdf	r1	manage	137.1 K	2012-12-09 - 14:34	DanieleGorla
pdf	codice-di-Haming.pdf	r1	manage	35.1 K	2012-10-02 - 10:19	DanieleGorla
pdf	esame-10-6-13.pdf	r1	manage	86.8 K	2013-06-11 - 10:15	DanieleGorla
txt	risult-10-6-13.txt	r1	manage	0.2 K	2013-06-11 - 09:53	DanieleGorla
txt	risult-12-2-13.txt	r1	manage	0.2 K	2013-02-12 - 18:32	DanieleGorla
txt	risult-2-7-13.txt	r1	manage	0.3 K	2013-07-03 - 11:27	DanieleGorla
txt	risult-esoneri-e-voti.txt	r1	manage	1.2 K	2013-01-11 - 16:59	DanieleGorla
txt	risult-esonero-12-11-12.txt	r1	manage	2.7 K	2012-11-27 - 08:44	DanieleGorla
pdf	risultati-22-1-13.pdf	r1	manage	38.9 K	2013-01-23 - 16:54	DanieleGorla
pdf	soluz-10-1-13.pdf	r3 r2 r1	manage	334.8 K	2013-06-11 - 10:11	DanieleGorla
pdf	soluz-16-9-13.pdf	r1	manage	91.9 K	2013-09-17 - 07:12	DanieleGorla
pdf	soluz-2-7-13.pdf	r1	manage	110.9 K	2013-07-03 - 13:34	DanieleGorla
pdf	soluz-22-1-13.pdf	r1	manage	184.7 K	2013-02-06 - 08:28	DanieleGorla
ppt	storia-dei-computer.ppt	r1	manage	2473.0 K	2012-09-27 - 14:52	DanieleGorla