Tags:
tag this topic
create new tag
view all tags
---++ Domande sul corso di Architetture 2 * ricordatevi di firmare la domanda ---- %TOC% ---- ---+++ Dove è l'aula 1 NEC? mi chiedevo semplicemente dove fosse l'aula dove faremo la prova di assembler -- Users.FabioMendicino - 05 Jun 2002 Aula 1 di Chimica Nuova (dietro a Fisica Nuova) -- Users.AndreaSterbini ---- ---+++ Risultati esame. volevo sapere se i risultati della prova d'esame del 25 giugno 2002 verranno messi anche in rete. -- Users.ChristianCrescenzi - 01 Jul 2002 Come al solito, non appena li avrò corretti :-) -- Users.AndreaSterbini ---- ---+++ Formato istruzioni. Vorrei gentilmente avere chiarimenti (se è possibile in questa sede) sul formato dell'istruzione aritmetica e di salto incondizionato visti a lezione relativi al Power Pc; in particolare vorrei sapere quanto sono lunghi i campi OE, ALU e Rc nella prima istruzione e quanto sono lunghi e a cosa servono i campi LI AA ed LK nella seconda. Grazie anticipatamente. -- Users.StefanoPalma - 08 Jul 2002 Prova a guardare sul [[http://twiki.dsi.uniroma1.it/pub/Architetture2/SimulatoreSpim/spiminst.pdf][manuale delle istruzioni]], in cui appare per ogni istruzione il suo formato (tranne per le pseudoistruzioni, che vengono trasformate da SPIM in una sequenza di 2 o più istruzioni). -- Users.AndreaSterbini - 08 Jul 2002 ---- ---+++ unità di controllo - bus stavo cercando di applicare nella pratica alcuni concetti di architetture 2 -io ho seguito con la prof.Massini-, piuttosto che impararli solamente a memoria. Ho un paio di domande. La prima è: l'unità di controllo del processore Mips R2000 (quello simulato da Spim) è microprogrammata o a logica cablata? Presumo cablata, ma dato che non potrò mai verificarlo vorrei una conferma. Mi sembra di aver capito che nella maggior parte dei casi valgano queste implicazioni:<br>RISC <=> CU cablata;<br>CISC <=> CU microprogrammata.<br>E' così?<p> Passiamo ai bus. Abbiamo questa gerarchia: * bus locale tra processore e cache * bus di sistema * bus di estensione * bus ad alta velocità ora, la cache è collegata alla memoria principale tramite il bus di sistema, ma il controllore della cache è anche integrato con un bridge collegato al bus ad alta velocità (per scheda video, scheda di rete, interfaccia SCSI ecc.), che a sua volta è dotato di un'interfaccia verso il bus di estensione (per dispositivi più lenti, ad es. la porta seriale).<br>Io stavo cercando qualche riscontro pratico, prendendo la mother board del mio PC.<br>Lasciamo perdere i bus locali tra processore-cache e cache-memoria, concentriamoci sugli altri.<br>Tutti i bus sono integrati nella scheda madre, giusto? potrei avere un esempio di "bus ad alta velocità"? per caso il PCI (per scheda audio, scheda ethernet ecc.)? e AGP (per scheda video), è anch'esso ad alta velocità? inoltre i miei hard-disk/lettore-cd/masterizzatore hanno il collegamento EIDE; sebbene durante il corso non si sia parlato di EIDE, suppongo che valgano le stesse cose dette per SCSI, cioè che è attaccato al bus ad alta velocità: ancora una volta mi chiedo dove sta questo "bus ad alta velocità".<br>In altre parole, se possibile vorrei qualche esempio pratico dei bus della gerarchia di cui si è parlato, da rintracciare sulla scheda madre dei comuni PC casalinghi odierni. -- Users.GiuseppeMacario - 06 Sep 2002 ---- ---+++ LETTURA DI UNA STRINGA Ho un dubbio sulla lettura di una stringa definita con direttiva asciiz. Faccio un esempio per speigarlo. Devo leggere la stringa MASSIMILIANO STUDIA un carattere alla volta. Quando sono arrivato all'ultimo carattere di Massimiliano,cioè la o il prossimo carattere letto,sara lo spazio che separa le due parole o il primo carattere della parola successiva cioe' Studia? Se il caratte letto è lo spazio,come è codificato?Cioè che ci trovo all'interno del registro che uso per caricare i carattri letti? -- Users.MassimilianoMiglio Il carattere spazio è codificato in ASCII con il codice 32 (decimale) ovvero 0x20 (esadecimale) -- Users.AndreaSterbini - 17 Sep 2002 ----
E
dit
|
A
ttach
|
Watch
|
P
rint version
|
H
istory
: r12
<
r11
<
r10
<
r9
<
r8
|
B
acklinks
|
V
iew topic
|
Ra
w
edit
|
M
ore topic actions
Topic revision: r12 - 2002-09-17
-
AndreaSterbini
Log In
or
Register
Architetture2/MZ Web
Create New Topic
Index
Search
Changes
Notifications
Statistics
Preferences
Prenotazioni esami
Laurea Triennale ...
Laurea Triennale
Algebra
Algoritmi
Introduzione agli algoritmi
Algoritmi 1
Algoritmi 2
Algoritmi per la
visualizzazione
Architetture
Prog. sist. digitali
Architetture 2
Basi di Dati
Basi di Dati 1 Inf.
Basi di Dati 1 T.I.
Basi di Dati (I modulo, A-L)
Basi di Dati (I modulo, M-Z)
Basi di Dati 2
Calcolo
Calcolo differenziale
Calcolo integrale
Calcolo delle Probabilitą
Metodi mat. per l'inf. (ex. Logica)
canale AD
canale PZ
Programmazione
Fond. di Programmazione
Metodologie di Programmazione
Prog. di sistemi multicore
Programmazione 2
AD
EO
PZ
Esercitazioni Prog. 2
Lab. Prog. AD
Lab. Prog. EO
Lab. Prog. 2
Prog. a Oggetti
Reti
Arch. di internet
Lab. di prog. di rete
Programmazione Web
Reti di elaboratori
Sistemi operativi
Sistemi Operativi (12 CFU)
Anni precedenti
Sistemi operativi 1
Sistemi operativi 2
Lab. SO 1
Lab. SO 2
Altri corsi
Automi, Calcolabilitą
e Complessitą
Apprendimento Automatico
Economia Aziendale
Elaborazione Immagini
Fisica 2
Grafica 3D
Informatica Giuridica
Laboratorio di Sistemi Interattivi
Linguaggi di Programmazione 3° anno Matematica
Linguaggi e Compilatori
Sistemi Informativi
Tecniche di Sicurezza dei Sistemi
ACSAI ...
ACSAI
Computer Architectures 1
Programming
Laurea Magistrale ...
Laurea Magistrale
Percorsi di studio
Corsi
Algoritmi Avanzati
Algoritmica
Algoritmi e Strutture Dati
Algoritmi per le reti
Architetture degli elaboratori 3
Architetture avanzate e parallele
Autonomous Networking
Big Data Computing
Business Intelligence
Calcolo Intensivo
Complessitą
Computer Systems and Programming
Concurrent Systems
Crittografia
Elaborazione del Linguaggio Naturale
Estrazione inf. dal web
Fisica 3
Gamification Lab
Information Systems
Ingegneria degli Algoritmi
Interazione Multi Modale
Metodi Formali per il Software
Methods in Computer Science Education: Analysis
Methods in Computer Science Education: Design
Prestazioni dei Sistemi di Rete
Prog. avanzata
Internet of Things
Sistemi Centrali
Reti Wireless
Sistemi Biometrici
Sistemi Distribuiti
Sistemi Informativi Geografici
Sistemi operativi 3
Tecniche di Sicurezza basate sui Linguaggi
Teoria della
Dimostrazione
Verifica del software
Visione artificiale
Attivitą complementari
Biologia Computazionale
Design and development of embedded systems for the Internet of Things
Lego Lab
Logic Programming
Pietre miliari della scienza
Prog. di processori multicore
Sistemi per l'interazione locale e remota
Laboratorio di Cyber-Security
Verifica e Validazione di Software Embedded
Altri Webs ...
Altri Webs
Dottorandi
Commissioni
Comm. Didattica
Comm. Didattica_r
Comm. Dottorato
Comm. Erasmus
Comm. Finanziamenti
Comm. Scientifica
Comm Scientifica_r
Corsi esterni
Sistemi Operativi (Matematica)
Perl e Bioperl
ECDL
Fondamenti 1
(NETTUNO)
Tecniche della Programmazione 1° modulo
(NETTUNO)
Seminars in Artificial Intelligence and Robotics: Natural Language Processing
Informatica generale
Primo canale
Secondo canale
II canale A.A. 10-11
Informatica
Informatica per Statistica
Laboratorio di Strumentazione Elettronica e Informatica
Progetti
Nemo
Quis
Remus
TWiki ...
TWiki
Tutto su TWiki
Users
Main
Sandbox
Home
Site map
AA web
AAP web
ACSAI web
AA2021 web
Programming web
AA2021 web
AN web
ASD web
Algebra web
AL web
AA1112 web
AA1213 web
AA1920 web
AA2021 web
MZ web
AA1112 web
AA1213 web
AA1112 web
AA1314 web
AA1415 web
AA1516 web
AA1617 web
AA1819 web
Old web
Algo_par_dis web
Algoreti web
More...
MZ Web
Create New Topic
Index
Search
Changes
Notifications
RSS Feed
Statistics
Preferences
View
Raw View
Print version
Find backlinks
History
More topic actions
Edit
Raw edit
Attach file or image
Edit topic preference settings
Set new parent
More topic actions
Account
Log In
Register User
Questo sito usa cookies, usandolo ne accettate la presenza. (
CookiePolicy
)
Torna al
Dipartimento di Informatica
E
dit
A
ttach
Copyright © 2008-2025 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki?
Send feedback