CanaleE_O < Architetture1/EO

Tags: view all tags
<div style="background-color: #D1D0CE;padding:12px 9px 12px 9px;">
%DASHBOARD{ section="dashboard_start" }%
%DASHBOARD{ section="banner"
   image="%PUBURL%/%SYSTEMWEB%/TWikiDashboardImages/river-pebbles.jpg"
   title="<br \>PROGETTAZIONE DI SISTEMI DIGITALI <br \><br \> canale GZ"
   titlestyle="font-size:40px;color:#FFFFFF;"

}%
<!-- 
<div style="background-color: #21610B;padding:12px 9px 12px 9px;">
%DASHBOARD{ section="dashboard_start" }%
%DASHBOARD{ section="banner"
   image="%PUBURL%/%SYSTEMWEB%/TWikiDashboardImages/computer-wires.jpg"
   image="%PUBURL%/%SYSTEMWEB%/TWikiDashboardImages/river-pebbles.jpg"
   title="<br \>PROGETTAZIONE DI SISTEMI DIGITALI <br \><br \>  canale MZ"
titlestyle="font-size:30px;color:#9AFE2E;"

}%
--> 
<!-- ---------------- DOCENTE ------------------ -->
%DASHBOARD{ section="box_start" title="Docente" titlestyle="color:#463E3F"}%
*Prof.ssa* <a href="http://twiki.di.uniroma1.it/twiki/view/Users/AnnalisaMassini"><font color="#4B8A08">Annalisa Massini</font></a><br>
Dipartimento di Informatica <br>

*Ricevimento* per appuntamento (da prendere per email)<br>

*email* massini@di.uniroma1.it (togliere NOSPAM)<br>

%DASHBOARD{ section="box_end" }%

<!-- ---------------- NEWS ------------------ -->
%DASHBOARD{ section="box_start"  title="News" titlestyle="color:#463E3F" }%

<b><font color="#B22222">Voti ed esami orali appello di febbraio</font> </b>
   * Voti dello scritto:  [[%ATTACHURL%/2024-02-01-voti-pub.pdf][Voti scritto 1 febbraio 2024]]
   * Gli orali si terranno i giorni 13, 14, 15 e 16 gennaio nelle aule S1 o T1 in viale Regina Elena 295, edif. E (vedere Calendario orali)
   * Convocazione orale: [[%ATTACHURL%/2024-02-01-calendario-esami-pub-v2.pdf][Calendario orali - aggiornato]]
   * *Gli studenti che vogliono visionare il proprio compito, possono venire in una delle date degli orali, in aula S1 o T1, viale Regina Elena 295, edif. E, specificate nel file Calendario orali.*

<b><font color="#B22222">Voti scritti</font> </b>
   * [[%ATTACHURL%/2024-01-16-voti-pub.pdf][Voti scritto 16 gennaio 2024]]

<b><font color="#B22222">Prossimi incontri tutoraggio</font> </b>

   * Il prossimo incontro di tutoraggio si terrà il *7 dicembre* (l'8 è festa) in *Aula T1 Edificio E, viale Regina Elena 295*
   * L'incontro di tutoraggio del *15  dicembre* si terrà in *Aula T1 Edificio E, viale Regina Elena 295*

<b><font color="#B22222">AULA tutoraggio</font> </b>
   * *Il tutoraggio si terrà in Aula 101 Edificio D, viale Regina Elena 295*

<b><font color="#B22222">AVVISO INIZIO tutoraggio</font> </b>
   * *Il tutoraggio si terrà il venerdì dalle 10 alle 12:30*
   * *Il tutoraggio comincia il 3 novembre*

<!-- 
<b><font color="#B22222">Test di verifica</font> </b>
   * Domani *24 novembre* durante la lezione ci sarà un *test di verifica* per valutare il livello di apprendimento.
    
 
   * *Mercoledì 11 ottobre il tutoraggio si terrà dalle 15 alle 16,  aula 302, edificio Scienze Politiche CU002.*
   * *Mercoledì 11 ottobre comincerà l'attività di tutoraggio.*
   * L'attività si terrà il mercoledì dalle 13 alle 15 in aula 302, edificio Scienze Politiche CU002. 
-->
   * Verranno proposti e svolti esercizi utili alla preparazione dell'esame scritto.


<b><font color="#463E3F">Inizio lezioni </font> </b>
   * Le lezioni cominceranno il *25 settembre 2023*.

<!--

<b><font color="#B22222">Appello 5 giugno 2023</font> </b> 
Gentili studenti, 
mi scuso per il ritardo nell'invio delle informazioni (che ero convinta di avere già mandato).

Ecco le indicazioni per l'esame di domani:
   * *Aula 3, via del Castro Laurenziano 7a*
   * Convocazione *ore 10:45*
 
<b><font color="#B22222">Orario aggiornato orali di febbraio</font> </b> 
   * L'aula è indicata nell'elenco delle convocazioni.
   * [[%ATTACHURL%/Convocazioni-orale-2023-02-08-SENZA-NOMI.pdf][Convocazioni esami orali]]

<b><font color="#B22222">Voti ed esami orali appello di febbraio</font> </b> 
   * [[%ATTACHURL%/Voti-2023-02-08-SENZA-NOMI.pdf][Voti esame scritto 8 febbraio]]
   * Gli studenti che desiderano vedere il proprio compito possono venire in concomitanza di una delle date degli orali.

<b><font color="#B22222">Voti ed esami orali appello di gennaio</font> </b> 
   * [[%ATTACHURL%/VOTI-2023-01-18-senza-nome.pdf][Voti esame scritto]]
   * [[%ATTACHURL%/Convocazione-orali-2023-01-18-senza-nomi.pdf][Convocazioni esami orali]]
   * Gli studenti che desiderano vedere il proprio compito possono venire in concomitanza di una delle date degli orali.

<b><font color="#B22222">Prova scritta del 18 gennaio 2023:</font> </b> 
   * luogo: *Aula T2* Edificio CU046 Citta' universitaria
   * orario: *8:45*

<b><font color="#B22222">Prova d'esame simulata</font> </b> con *prenotazione obbligatoria* al link [[https://twiki.di.uniroma1.it/twiki/view/Prenotazioni/2022_12_21_20221221PSDProvaEsameSimulata][PRENOTAZIONE]]
   * giorno: *mercoledì 21 dicembre 2022*
   * orario: *10:30 - 13:00*
   * luogo: *Aula 4 - Aule blu Botanica - Edificio CU028*

<b><font color="#B22222">Codice per il questionario OPIS:</font> </b>
*MTFX0238*

<b><font color="#B22222">Lezione venerdì 2 dicembre</font> </b>
Ecco il link per seguire la lezione online
https://meet.google.com/spb-kprk-njv

<b><font color="#B22222">Link tutoraggio online</font> </b>
L'incontro di tutoraggio di oggi, martedì 22 novembre, potrà essere seguito anche online
collegandosi al link: 

https://meet.google.com/hif-hwxs-tkr

<b><font color="#B22222">Inizio tutoraggio</font> </b>
   * *Da martedì 4 ottobre comincerà l'attività di tutoraggio.*
   * L'attività si terrà il martedì dalle ore 15 alle ore 17 in aula magna, viale Regina Elena 295, edificio C (RM111). 
   * Durante gli incontri verranno proposti e svolti esercizi utili alla preparazione dell'esame scritto.

<b><font color="#463E3F">Inizio lezioni </font> </b>
   * Le lezioni cominceranno il *27 settembre 2022*.
-->
<!--

<b><font color="#4B8A08">Recupero lezioni</font> </b></br>
Le due lezioni di recupero per lo slittamento di inizio delle lezioni si terranno con la modalità consueta (aula Cabibbo - con prenotazione su Prodigit - e online) nei giorni:
   * 25 novembre 2020 - orario 10-13
   * 21 dicembre 2020 - orario 11-13

<b><font color="#4B8A08">Cambiamento di orario</font> </b></br>
   * Dal 2 novembre 2020, l'orario delle lezioni sarà:
      * lunedì 11-13
      * venerdì 10-13
-->


%DASHBOARD{ section="box_end" }%

<!-- ---------------- CORSO ------------------ -->

%DASHBOARD{ section="box_start"  title="Corso"  titlestyle="color:#463E3F" }%

 Il corso di Progettazione di Sistemi Digitali tratta argomenti preliminari alla descrizione dell'organizzazione di un calcolatore: rappresentazione dell'informazione, progettazione di reti combinatorie e sequenziali, registri e loro interconnessione.

Il corso fornisce quindi gli strumenti necessari alla comprensione del funzionamento e delle problematiche di progetto di un calcolatore, argomenti  trattati nel corso di Architettura degli Elaboratori.

%DASHBOARD{ section="box_end" }%

<!-- ---------------- ORARIO ------------------ -->

%DASHBOARD{ section="box_start"  title="Orario"  titlestyle="color:#463E3F" }%
Le lezioni si terranno secondo il seguente orario:
   * lunedì dalle 16 alle 18
   * venerdì dalle 15 alle 18
   * *Aula III, Edificio Castelnuovo - Matematica* - Citta' universitaria (Codice Edificio: CU 006)
%DASHBOARD{ section="box_end" }%

<!-- ---------------- TESTI ------------------ -->
%DASHBOARD{ section="box_start"  title="Testi"  titlestyle="color:#463E3F" }%

Il testo consigliato è:
   * *Reti logiche* M. Morris Mano, C. R. Kime, T. Martin, Pearson Ed.
In alternativa è possibile usare: 
   * S. L. Harris, D. M. Harris *Sistemi digitali e architettura dei calcolatori* Zanichelli

E' inoltre utile consultare:
   * *Slide delle lezioni del Prof. Gorla* (in fondo alla pagina): [[http://twiki.di.uniroma1.it/twiki/view/Architetture1/AL/WebHome][Progettazione Sistemi Digitali - Prof. Gorla]]
<!--   * *Appunti della prof.ssa Velardi* reperibili all'indirizzo: http://twiki.di.uniroma1.it/twiki/view/Architetture1/PZ/WebHome 
L'ultimo argomento del corso è descritto nella seguente dispensa:
   * [[%ATTACHURL%/appunti-registri-2020.pdf][Appunti sull'interconnessione tra registri]] <p> </p>
-->
<p> </p> <hr /> <p> </p>

%DASHBOARD{ section="box_end" }%

<!-- ---------------- VARIE ------------------ -->
%DASHBOARD{ section="box_start"  title="Varie" titlestyle="color:#463E3F" }%
   * Date esami
|Data appello|Data inizio prenotazione| Data fine prenotazione|
|16/01/2024|02/01/2024|	11/01/2024|
|01/02/2024|20/01/2024|	27/01/2024|
|04/06/2024|20/05/2024|	30/05/2024|
|02/07/2024|17/06/2024|	26/06/2024|
|12/09/2024|26/08/2024|	08/09/2024|

   * [[%ATTACHURL%/VotiTest-SENZA-nome.pdf][Voti Test del 24/11/2023]]

   * Codice OPIS per la valutazione del corso: !QMLU6WRP
   * Trovate l'orario delle lezioni (di tutti i corsi) alla pagina: [[https://corsidilaurea.uniroma1.it/cdlcontroller-orari-cdl/2023/29923][Orario Informatica]]


<!--   * Si raccomanda di compilare il seguente form ad ogni lezione a cui partecipate,  che ha l'obiettivo di ottenere il tracciamento della presenza e salvaguardare la salute degli studenti.  
      * https://forms.gle/HUmkR14znPhZQ46Q9

   * Per accedere *lezioni in streaming* e alle registrazioni e per *ricevere avvisi* occorre *iscriversi  al corso su Classroom* con il proprio  *indirizzo di posta della Sapienza* usando il codice *zicsrrr* (https://classroom.google.com/c/Mzg5MzM4MTE4OTk1?cjc=zicsrrr)
   * Per *prenotare il proprio accesso* in aula occorre compilare la scheda al link: https://prodigit.uniroma1.it/ e seguire le [[https://www.uniroma1.it/it/notizia/covid-19-fase-3-lezioni-esami-e-lauree-presenza-e-distanza][indicazioni Sapienza]]
   * Partecipando alle lezioni da remoto si acconsente alla loro registrazione.
-->
%DASHBOARD{ section="box_end" }%

<!-- ---------------- LEZIONI ------------------ -->
%DASHBOARD{ section="box_start" title="Lezioni" titlestyle="color:#7F462C" width="992" height="300" }%

<b><font color="#7F462C">Lezione 1 - 25 settembre 2023</font> </b><br />
Presentazione del corso. Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica.
Definizione e proprietà dei sistemi di numerazione posizionali. Numero di valori rappresentabili e intervallo di rappresentazione con numero di cifre fissato. Numero di cifre necessarie per rappresentare k valori.  Sistemi binario, ottale ed esadecimale.<br />
*Riferimenti:* Capitolo 1 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 2 - 29 settembre 2023</font> </b><br /> <!-- VENERDI 3h -->
Conversione da binario a ottale ed esadecimale e viceversa. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale. <br />
Addizione e sottrazione in binario.  Riconoscimento dell'overflow. Moltiplicazione in binario. <br />
Rappresentazione degli interi: modulo e segno, complemento a 1, complemento a 2. Proprietà e caratteristiche della rappresentazione in complemento a due: intervallo di rappresentazione, procedura per trovare l'opposto di un numero, estensione della lunghezza della rappresentazione. Addizione e sottrazione nella rappresentazione in complemento a due, riconoscimento di overflow. <br />
*Riferimenti:* Capitolo 1, Paragrafo 3.10 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 3 - 2 ottobre 2023</font> </b><br /> <!-- LUNEDI 2h -->
Conversione di numeri con la virgola: procedura di conversione da decimale a base b e da base b a decimale. 
Rappresentazione in virgola fissa. Rappresentazione in virgola mobile. Lo standard IEEE 754. 
Conversione di numeri in base 10 nello standard IEEE 754 a 16 bit e viceversa. <br />
*Riferimenti:*  [[https://it.wikipedia.org/wiki/IEEE_754][Standard IEEE 754 - Wikipedia in italiano]] [[https://en.wikipedia.org/wiki/IEEE_754][Standard IEEE 754 - Wikipedia in inglese]] <br />

<b><font color="#7F462C">Lezione 4 - 6 ottobre 2023</font> </b><br /> <!-- VENERDI 3h -->
Le operazioni nella rappresentazione in virgola mobile: addizione e sottrazione, moltiplicazione e divisione. Overflow.<br />
Esercizio: conversione di A=26,42 e somma con B=-37,68 (convertire per esercizio) nello standard IEEE 754 a 16 bit. <br />
BCD (Binary coded decimal). Codice ASCIII. Bit di parità pari e dispari. <br />

Operatori booleani NOT, AND e OR: definizione, tavola di verità e porte logiche corrispondenti. Diagramma temporale di un segnale e sua discretizzazione. Diagramma temporale per porte logiche e ritardo di propagazione. Definizione di algebra di commutazione o booleana (assiomi - associatività, commutatività, distributività, elemento neutro, complemento - e proprietà - involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). <br />
*Riferimenti:* Capitolo 1, Capitolo 2 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 5 - 9 ottobre 2023</font> </b><br />   <!-- LUNEDI 2h -->
Variabili booleane ed espressioni booleane. Funzioni booleane e tavola di verità di una funzione ricavata  a partire da espressioni diverse. Dualità negli assiomi e proprietà nell'algebra di Boole. Espressione duale di una espressione data. Tavola di verità della duale di una funzione. Espressione complementare (con De Morgan e con il metodo della duale). Espressioni equivalenti, verifica di identità e metodo di induzione perfetta. Espressioni booleane in forma normale SOP (somma di prodotti) e in forma normale POS (prodotto di somme). Passaggio da espressione a circuito.  Semplificazione di espressioni e verifica di identità. Teorema del consenso e sua dimostrazione. <br />
*Riferimenti:* Capitolo 2 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 6 -  13 ottobre 2023</font> </b><br /> <!-- -- MARTEDI' 3h -->
Procedura di trasformazione di espressioni in forma normale SOP e in forma normale POS. Reti AND-to-OR e OR-to-AND.
Mintermini e maxtermini. Forma canonica SOP e forma canonica POS. Trasformazione da forma normale a forma canonica SOP e POS.<br />
*Esercizio*: Data un'espressione booleana: 1) portarla in forma normale SOP/POS, 2) portarla in forma canonica SOP/POS, 3) stendere la tavola di verità usando la forma canonica SOP/POS, 4) ottenere la forma la forma canonica POS/SOP dalla tavola di verità. <br />
Obiettivi della minimizzazione di reti combinatorie e di espressioni booleane. Definizione di rete minimale e di espressione minimale. Definizione di mappa di Karnaugh. Rappresentazione di funzioni di 2, 3, 4 variabili tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh. Procedura per ottenere espressioni minimali SOP e POS dalla mappa di Karnaugh. Esempi di espressione minimale SOP/POS dalla mappa di Karnaugh.<br />
*Riferimenti:* Capitolo 2 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 7 - 16 ottobre 2023</font> </b><br /> <!-- LUNEDI 2h -->
Stesura della tavola di verità a partire dalla specifica verbale. Tavole di verità per funzioni a più uscite: esempio del Full-Adder. <br />
L'operatore XOR. Il complemento XNOR. Associatività dello XOR. <br /> Funzioni non completamente specificate. <br />
*Riferimenti:* Capitolo 2 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 8 - 20 ottobre 2023</font> </b><br /> <!-- VENERDI 3h -->
*Svolgimento esercizi per casa ed esercizi sugli argomenti passati.*  <br />
Uso dei simboli don't care per la minimizzazione con le mappe di Karnaugh.  <br />
Descrizione del procedimento di analisi e sintesi di reti combinatorie. Ricavare espressioni sfruttando relazioni tra le variabili di ingresso. Esercizio: Es. 7 Esonero 10/11/2016.<br />
Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e con soli NOR. Realizzazione di espressioni SOP (reti AND-to-OR) con sole porte NAND e di espressioni POS (reti OR-to-AND) con sole porte NOR. Realizzazione di porte NOR (e NAND) a più ingressi con porte a due ingressi.<br />
*Riferimenti:* Capitolo 2 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 9 - 23 ottobre 2023</font> </b><br />
Progettazione gerarchica tramite moduli. <br /> 
Half-Adder, Full-Adder e addizionatore a propagazione di riporto (Ripple-Carry Adder). 
Full-Adder ottenuto da due Half-Adder. Addizionatore a propagazione di riporto per la sottrazione con valori in Ca2. <br />
Uso delle porte and per il controllo (gating).
Moduli combinatori notevoli. Decodificatore e codificatore: funzione e realizzazione con porte logiche. <br />
*Riferimenti:* Capitolo 3 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 10 - 27 ottobre 2023</font> </b><br /> <!-- VENERDI 3h -->
Decodificatore e codificatore non standard. Schemi con matrice di AND  e di OR.
Multiplexer: definizione. Realizzazione di funzioni tramite multiplexer con diverso numero di segnali di controllo. 
ROM: definizione e realizzazione di funzioni booleane. PLA: definizione e realizzazione di funzioni booleane. <br />
*Riferimenti:* Capitolo 3 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 11 - 30 ottobre 2023</font> </b><br />
VERILOG (Lezione con Diego Bellani) Introduzione e primi comandi per la realizzazione di circuiti combinatori. Testbench. [[%ATTACHURL%/Verilog-1-Combinational-AM-23-Bellani.pdf][Verilog: introduzione. Circuiti combinatori. Testbench.]]<br />
Esempi di moduli e dei relativi testbench. [[%ATTACHURL%/lesson1-Verilog-esempiBellani.pdf][Verilog Esempi di moduli e testbench]]<br />
File .sv per moduli e testbench. [[%ATTACHURL%/lesson1.sv][lesson1.sv]]<br />

<b><font color="#7F462C">Lezione 12 - 3 novembre 2023</font> </b><br /> VENERDI 3h
Realizzazione di funzioni booleane con insieme di mux a più livelli. Demultiplexer. <br />
Transcodificatore per display a sette segmenti da BCD (decimale codificato in binario): realizzazione con decodificatore standard e codificatore e con un insieme di 7 mux.<br /> 
Transcodificatore per display a sette segmenti da codice 2-su-5 con decodificatore ad hoc. <br />
Comparatore logico. Comparatore aritmetico con addizionatore. Realizzazione dei quattro bit del condition code: C, W, Z, N. <br />
Esempio di una semplice ALU con addizionatore e tre bit di controllo (c0 annullatore di A, c1 complemento di B, r incremento di 1).<br />
*Riferimenti:* Capitolo 3 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 13 - 6 novembre 2023</font> </b><br />
Introduzione alle reti sequenziali: memorizzazione e feedback. Cella elementare di memoria: latch SR. 
Comportamento del latch SR in funzione dei valori degli ingressi s e r e tavola di verità. Latch D (delay): definizione e tavola di verità. Latch sincrono (gated latch). Segnale orologio. Flip-Flop: definizione tramite latch master-slave. 
Definizione e tavola di verità dei Flip-Flop JK e T (toggle)<br />
*Riferimenti:* Capitolo 4 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 14 - 10 novembre 2023%ENDCOLOR%</b><br />
Definizione di rete sequenziale e sue componenti. Procedimento di analisi di reti sequenziali sincrone: 1) espressioni booleane delle funzioni di eccitazione e delle uscite 2) costruzione della tabella degli stati futuri 3) diagramma di stato (automa) di una rete sequenziale e diagramma con valori simbolici per stati, ingressi e uscite 4) descrizione verbale della funzione della rete sequenziale. <br />
*Esercizi di analisi* di una rete sequenziale: 1) rete con un input e due flip-flop  2)  rete con due input e un flip-flop SR<br />
Rappresentazione di automi tramite tabella.  <br />
Definizione di automa a stati finiti con output: modello di Mealy e modello di Moore. Disegno dell'automa secondo il modello di Mealy  e secondo il modello di Moore a partire dalla tabella tabella dell'automa. <br />
Tabelle inverse dei FF.  <br />
*Riferimenti:* Capitolo 4 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 15 -  13 novembre 2023%ENDCOLOR%</b><br />
Procedura di sintesi di reti sequenziali: 1) diagramma di stato della macchina sequenziale 2) codifica binaria di stati, ingressi e uscite 3) tabella degli stati futuri 4) espressioni booleane minime 5) schema circuitale della rete sequenziale. <br />
*Esempio*: sintesi del riconoscitore della sequenza 1101 con sovrapposizioni con FF JK e con FF D. <br />
*Esercizio per casa:* ripetere la procedura a partire da una codifica diversa degli stati dell'automa. <br />
*Riferimenti:* Capitolo 4 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 16 - 17 novembre 2023%ENDCOLOR%</b><br />
Esempio di progettazione di un automa a stati finiti: realizzazione della tabella dell'automa dalle specifiche verbali per una macchina distributrice di prodotti e relativo disegno secondo Mealy.<br />
Progettazione dell'automa che riceve in ingresso i simboli O, S e T e produce in uscita 1 se riconosce le sequenze STO e OTO con eventuali sovrapposizioni. Definizione di equivalenza tra stati di un automa. Minimizzazione dell'automa e progetto della rete sequenziale con un FF di tipo SR e uno di tipo JK.<br />
Diagramma temporale di un automa a fronte di una sequenza di ingresso data. Definizione ed esempio sull'automa precedente.
*Riferimenti:* Capitolo 4 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 17 - 20 novembre 2023%ENDCOLOR%</b><br /> 
VERILOG (Lezione con Diego Bellani): delay, moduli sequenziali (FF e latch) e altri moduli combinatori.  [[%ATTACHURL%/Verilog-2-DealyFF-AM-23-Bellani.pdf][Verilog: delay, moduli sequenziali e moduli combinatori.]]<br />
File .sv per moduli e testbench. [[%ATTACHURL%/lesson2.sv][lesson2.sv]]<br />

<b><font color="#7F462C">Lezione 18 - 24 novembre 2023%ENDCOLOR%</b><br />
Test di verifica. Correzione esercizi 1-3 del test.<br />

<b><font color="#7F462C">Lezione 19 - 27 novembre 2023%ENDCOLOR%</b><br />
Correzione esercizi 4-5 del test del 24 novembre. <br />
Equivalenza tra automi.  Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare) ed esempio. <br />

<b><font color="#7F462C">Lezione 20 - 1 dicembre 2023%ENDCOLOR%</b><br /> 
VERILOG (Lezione con Diego Bellani bellani.1838645@studenti.uniroma1.it): Macchine a stati finiti e circuiti sequenziali. Esempi ed esercizi. Testbench.  <br />
   * [[%ATTACHURL%/Verilog-3-FSM-testbench-AM-23-bellani.pdf][Verilog: FSM, testbench, esempi]]
   * [[%ATTACHURL%/lesson3.sv][lesson3.sv]]
   * [[%ATTACHURLPATH%/real_life_power_manga.png][real life power manga]]

Minimizzazione di automi: tabella delle implicazioni, grafo delle equivalenze con esempio e disegno dell'automa secondo Mealy e secondo Moore.<br />
Realizzazione dell'automa e del circuito per un addizionatore sequenziale: tabella automa, tavola stati futuri, espressioni e disegno delcircuito con diversi tipi di FF. <br />

<b><font color="#7F462C">Lezione 21 - 4 dicembre 2023%ENDCOLOR%</b><br /> 
Registri di memorizzazione. Ingressi asincroni (PRE)SET e CLEAR per FF con clock.  Registri a caricamento e scaricamento parallelo con FF di tipo D e di tipo SR. Registri a caricamento seriale con FF di tipo D e di tipo SR. <br /> 
*Riferimenti:* Capitolo 6 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 22 - 11 dicembre 2023%ENDCOLOR%</b><br />
Registri a scorrimento destra e sinistra, rotazione a destra e a sinistra. Registri universali: tutti i tipi di caricamento e scaricamento, scorrimento, rotazione. <br /> 
Sintesi del contatore di impulsi di clock mod 8. Generalizzazione al contatore mod 2^n.   <br /> 
*Riferimenti:* Capitolo 6 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 23 - 18 dicembre 2023%ENDCOLOR%</b><br />
Contatore alla rovescia e contatore bidirezionale (mod 2^n).  <br />
Contatori mod m con m diverso da 2^n usando gli ingressi asincroni CLEAR dei Flip-Flop. Contatori preselezionabili. Diagramma temporale del contatore mod 8.<br />
*Riferimenti:* Capitolo 6 - Morris Mano, Kime, Martin <br />

<b><font color="#7F462C">Lezione 24 - 22 dicembre 2023%ENDCOLOR%</b><br />
Test di verifica. Svolgimento degli esercizi del test alla lavagna.  [[%ATTACHURL%/2023-12-22-Test.pdf][Test 22 dicembre 2023]]<br />


<!--
*Esercizi* - operazioni tra valori nella rappresentazione IEEE 754: moltiplicazione e addizione  anche con overflow; addizione tra valori molti distanti; sottrazione. Conversione da IEEE 754 a decimale.  <br />

*Esercizio* sulla realizzazione di funzioni booleane con ROM, PLA, multiplexer dal circuito di Eser. 5 Fila A Compito di esonero dell'8/11/2019<br />

Esempio: sintesi di un riconoscitore delle sequenze 110 e 101 con sovrapposizioni con diversi tipi di FF (filp-flop delay e flip-flop  JK e SR). <br />

Progetto di riconoscitori con finestra sulla sequenza di ingresso<br />


*Esercizi dai compiti d'esame:* Eser. 2 Esame del 5/2/2019, Eser. 4 Esame del 9/7/2015, Eser. 2 Secondo esonero 10/1/2017

Eser. 7 dell'esame del 27 giugno 2018.

*Esercizio su automi*: Eser. 2 Esame 18/12/2014. <br />

*Esercizio di sintesi* Eser. 4 Esame 3/7/2019.<br />

*Esercizi dai compiti d'esame:* Eser. 5 Fila A Esame 26/1/2021, Eser. 6 Fila A Esame 16/2/2021, Eser. 3 Esame 1/2/2018<br />
 Esercizio su sintesi di reti sequenziale: Es. 3 Compito d'esame del 4/2/2020. <br />

Eser. 1 Esame 13/9/2021 <br />
Eser. 3 fila B Esame 16/2/2021 <br />
Eser. 2, eser. 4 ed eser.7 Esame del 12/7/2021

Le quattro modalità di connessione tra registri (tutte le combinazioni di sorgenti e destinazioni singole e multiple): introduzione. <br />
La connessione tra registri è descritta dispensa: [[https://twiki.di.uniroma1.it/pub/Architetture1/EO/CanaleE_O/appunti-registri-2021.pdf][Appunti sull'interconnessione  tra registri]].<br />
Dettagli sulle quattro modalità di connessione. Sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate). Sorgente prefissata - destinazione variabile (decodificatore). Sorgente variabile - destinazione prefissata (Multiplexer).
Modalità di connessione: sorgente variabile - destinazione variabile:  mesh caso generale, mesh con un solo multiplexer, mesh senza distinzione tra registri sorgente e registri destinazione. Connessione molti-a-molti con BUS.<br />
Esercizio sul bus: Es. 6 esame del 16/2/2021 <br />
L'argomento della lezione è descritto nella dispensa: [[https://twiki.di.uniroma1.it/pub/Architetture1/EO/CanaleE_O/appunti-registri-2021.pdf][Appunti sull'interconnessione  tra registri]].<br />

Esercizi su interconnessione tra registri. <br />


<!--

*Esercizi assegnati per casa* su Ca2 (conversione, calcolo del numero di bit necessaria rappresentare un valore, estensione del numero di bit, somma e sottrazione).<br />*Esercizi per casa:* Eser. 5 da [[https://twiki.di.uniroma1.it/pub/Architetture1/EO/CanaleE_O/Esame_13_09_2021_MZ.pdf][Esame 13 settembre 2021]],  Eser. 4  da [[%ATTACHURL%/Esame-21-06-2021-MZ.pdf][Esame 21 giugno 2021]], Eser. 2 da [[%ATTACHURL%/Esame_16_02_2021_A-e-B-MZ-senza-soluzioni-da-pubblicare.pdf][Esame 16 febbraio 2021]], Eser. 6 da [[%ATTACHURL%/Esame_26_01_2021.pdf][Esame 26 gennaio 2021]]

*Esercizi per casa:* Eser. 2 da [[https://twiki.di.uniroma1.it/pub/Architetture1/EO/CanaleE_O/Esame_13_09_2021_MZ.pdf][Esame 13 settembre 2021]], svolgere il punto 1 anche con la forma normale e la forma canonica POS degli esercizi 1 fila A e 4 fila B da [[https://twiki.di.uniroma1.it/pub/Architetture1/EO/CanaleE_O/esame-14-1-20.pdf][Esame 14 gennaio 2020]] <br />

 ----------------------------------------------

<b><font color="#7F462C">Lezione 22 - 20 dicembre 2021%ENDCOLOR%</b><br />

System-Verilog: delay e moduli sequenziali (FF e latch). 
[[%ATTACHURL%/Verilog-2-DealyFF-AM.pdf][Slide su SystemVerilog: Dealy e FF]]<br /> 

System-Verilog: Macchine a stati finiti. Testbench. 
 [[%ATTACHURL%/Verilog-3-FSM-testbench-AM.pdf][FSM e testbench]] <br />

System-Verilog: strumenti per provare ed esempi. [[%ATTACHURL%/tutorial_new.pdf][tutorial_new.pdf]]<br />




-->

%DASHBOARD{ section="box_end" }%


%DASHBOARD{ section="box_start"  title="Modalità d'esame"  titlestyle="color:#463E3F" }%

Per superare l'esame bisogna:<br />
   * superare lo scritto o gli esoneri
   * sostenere l'esame orale (su tutti gli argomenti svolti a lezione). 
Le date degli esami sono reperibili al link:<br />
https://www.studiareinformatica.uniroma1.it/appelli-d-esame


%DASHBOARD{ section="box_end" }%

%DASHBOARD{ section="box_start"  title="Testi compiti scritti"  titlestyle="color:#463E3F" }%
   * *Scritti a.a. 22/23*
      * [[%ATTACHURL%/2023-06-05-Esame-MZ.pdf][Esame 5 giugno 2023]]
      * [[%ATTACHURL%/2023-02-08-B.pdf][Esame 8 febbraio 2023 - B]]
      * [[%ATTACHURL%/2023-02-08-A.pdf][Esame 8 febbraio 2023 - A]]
      * [[%ATTACHURL%/Esame_18_01_2023_B-finale.pdf][Esame 18 gennaio 2023 - B]]
      * [[%ATTACHURL%/Esame_18_01_2023_A-finale.pdf][Esame 18 gennaio 2023 - A]]


   * *Scritti a.a. 21/22*
      * [[%ATTACHURL%/2022-09-06-esamePSD-MZ.pdf][Esame 7 settembre 2022]]
      * [[%ATTACHURL%/2022-06-28-esameMZ-.pdf][Esame 28 giugno 2022]]
      * [[%ATTACHURL%/2022-06-07-Esame-MZ.pdf][Esame 7 giugno 2022]]
      * [[%ATTACHURL%/Esame-1-2-22-MZ-completo-AB.pdf][Esame 1 febbraio 2022]]
      * [[%ATTACHURL%/Esame_11_01_2022_completo.pdf][Esame 11 gennaio 2022]]

   * *Scritti a.a. 20/21*
      * [[%ATTACHURL%/Esame_13_09_2021_MZ.pdf][Esame 13 settembre 2021]]
      * [[%ATTACHURL%/Esame-12-07-2021-MZ.pdf][Esame 12 luglio 2021]]
      * [[%ATTACHURL%/Esame-21-06-2021-MZ.pdf][Esame 21 giugno 2021]]
      * [[%ATTACHURL%/Esame_16_02_2021_A-e-B-MZ-senza-soluzioni-da-pubblicare.pdf][Esame 16 febbraio 2021]]
      * [[%ATTACHURL%/Esame_26_01_2021.pdf][Esame 26 gennaio 2021]]

   * *Scritti a.a. 19/20*
      * [[%ATTACHURL%/esame-4-2-20.pdf][Esame 4 febbraio 2020]]
      * [[%ATTACHURL%/esame-14-1-20.pdf][Esame 14 gennaio 2020]]
      * [[%ATTACHURL%/esonero-19dic19.pdf][Secondo esonero 19 dicembre 2019]]
      * [[%ATTACHURL%/esonero-8-11-19.pdf][Primo esonero - 8 novembre 2019]]

   * *Scritti a.a. 18/19*
      * [[%ATTACHURL%/esame-13-9-2019.pdf][Esame 13 settembre 2019]]
      * [[%ATTACHURL%/esame-3-7-19.pdf][Esame 3 luglio 2019]]
      * [[%ATTACHURL%/esame-12-6-19.pdf][Esame 12 giugno 2019]]
      * [[%ATTACHURL%/esame-5-2-19.pdf][Esame 5 febbraio 2019]]
      * [[%ATTACHURL%/esame-18-1-19.pdf][Esame 18 gennaio 2019]]
      * [[%ATTACHURL%/esonero-21dicembre18.pdf][Secondo esonero - 21 dicembre 2018]]
      * [[%ATTACHURL%/esonero-9-11-18.pdf][Primo esonero - 9 novembre 2018]]

   * *Scritti a.a. 17/18*
      * [[%ATTACHURL%/esame-5-9-18.pdf][Esame 5 settembre 2018]]
      * [[%ATTACHURL%/esame-27-6-18.pdf][Esame 27 giugno 2018]]
      * [[%ATTACHURL%/esame-8-6-18.pdf][Esame 8 giugno 2018]]
      * [[%ATTACHURL%/esame-1-2-18.pdf][Esame 1 febbraio 2018]]
      * [[%ATTACHURL%/esame-11-1-18-sito.pdf][Esame  11 gennaio 2018]]
      * [[%ATTACHURL%/esonero-21dic17-sito.pdf][Secondo esonero - 21 dicembre 2017]]
      * [[%ATTACHURL%/esonero-9-11-17-sito.pdf][Primo esonero - 9 novembre 2017]]

   * *Scritti a.a. 16/17*
      * [[%ATTACHURL%/esame-4-7-17.pdf][Esame 4 luglio 2017]]
      * [[%ATTACHURL%/esame-13-6-17.pdf][Esame 13 giugno 2017]]
      * [[%ATTACHURL%/esame-7-2-17-pubblicato.pdf][Esame 7 febbraio 2017]]
      * [[%ATTACHURL%/esame-17-1-17-pubblicato.pdf][Esame 17 gennaio 2017]]
      * [[%ATTACHURL%/esonero-10gen2017.pdf][Secondo esonero - 10 gennnaio 2017]]
      * [[%ATTACHURL%/esonero-10-11-16-ABCD.pdf][Primo esonero - 10 novembre 2016 - ABCD]]
      * [[%ATTACHURL%/esonero-10-11-16-EFGH.pdf][Primo esonero - 10 novembre 2016 - EFGH]] <p> </p>
   * *Scritti a.a. 15/16*
      * [[%ATTACHURL%/esame-14-9-16.pdf][Esame 14 settembre 2016]]
      * [[%ATTACHURL%/esame-4-7-16.pdf][Esame 4 luglio 2016]]
      * [[%ATTACHURL%/esame-13-6-16.pdf][Esame 13 giugno 2016]]
      * [[%ATTACHURL%/esame-11-2-16.pdf][Esame 11 febbraio 2016]]
      * [[%ATTACHURL%/esame-21-1-16-1.pdf][Esame 21 gennaio 2016]]
      * [[%ATTACHURL%/esonero-21dic15.pdf][Secondo esonero - 21 dicembre 2015]]
      * [[%ATTACHURL%/esonero-5-11-15.pdf][Primo esonero - 5 novembre 2015]] <p> </p>
   * *Scritti a.a. 14/15*
      * [[%ATTACHURL%/esame-8-9-15.pdf][Esame 8 settembre 2015]]
      * [[%ATTACHURL%/esame-9-7-15.pdf][Esame 9 luglio 2015]]
      * [[%ATTACHURL%/esame-15-6-15.pdf][Esame 15 giugno 2015]]
      * [[%ATTACHURL%/esame-13-1-15.pdf][Esame 13 gennaio 2015]]
      * [[%ATTACHURL%/esonero-18-12-14-completo.pdf][Secondo esonero]]
      * [[%ATTACHURL%/esonero-6nov2014.pdf][Primo esonero]] <p> </p>
   * [[ScrittiAa1314][Scritti a.a. 13/14]]
   * [[ScrittiAa1213][Scritti a.a. 12/13]]
   * [[ScrittiAa1112][Scritti a.a. 11/12]]
   * [[ScrittiAa0910][Scritti a.a. 09/10]]
   * [[ScrittiAa0809][Scritti a.a. 08/09]]
   * [[ScrittiAa0708][Scritti a.a. 07/08]]
   * [[ScrittiAa0607][Scritti a.a. 06/07]]
   * [[ScrittiAa0506][Scritti a.a. 05/06]]
   * [[ScrittiAa0405][Scritti a.a. 04/05]]
   * [[ScrittiAa0203][Scritti a.a. 02/03]]
   * [[ScrittiAa0102][Scritti a.a. 01/02]]

%DASHBOARD{ section="box_end" }%

%DASHBOARD{ section="box_start"  title="Lezioni anni precedenti"  titlestyle="color:#463E3F" }%
Lezioni svolte negli anni precedenti:

   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA2223][LezioniAA 22-23]] corso svolto dalla Prof. Massini nell'a.a. 2022-2023.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA2122][LezioniAA 21-22]] corso svolto dalla Prof. Massini nell'a.a. 2021-2022.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA2021][LezioniAA 20-21]] corso svolto dalla Prof. Massini nell'a.a. 2020-2021.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA1920][LezioniAA19-20]] corso svolto dalla Prof. Massini nell'a.a. 2019-2020.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA1819][LezioniAA18-19]] corso svolto dalla Prof. Massini nell'a.a. 2018-2019.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA1718][LezioniAA17-18]] corso svolto dalla Prof. Massini nell'a.a. 2017-2018.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA1617][LezioniAA16-17]] corso svolto dalla Prof. Massini nell'a.a. 2016-2017.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA1516][LezioniAA15-16]] corso svolto dalla Prof. Massini nell'a.a. 2015-2016.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA14-15][LezioniAA14-15]] corso svolto dalla Prof. Massini nell'a.a. 2014-2015.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA13-14][LezioniAA13-14]] corso svolto dalla Prof. Massini nell'a.a. 2013-2014.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA12-13][LezioniAA12-13]] corso svolto dalla Prof. Massini nell'a.a. 2012-2013.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA11-12][LezioniAA11-12]] corso svolto dalla Prof. Massini nell'a.a. 2011-2012.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA09-10][LezioniAA09-10]] corso svolto dalla Prof. Massini nell'a.a. 2009-2010.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA08-09][LezioniAA08-09]] corso svolto dalla Prof. Massini nell'a.a. 2008-2009.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA07-08][LezioniAA07-08]] corso svolto dalla Prof. Massini nell'a.a. 2007-2008.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA06-07][LezioniAA06-07]] corso svolto dalla Prof. Massini nell'a.a. 2006-2007.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA05-06][LezioniAA05-06]] corso svolto dalla Prof. Massini nell'a.a. 2005-2006.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA04-05][LezioniAA04-05]] corso svolto dalla Prof. Massini nell'a.a. 2004-2005.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA03-04][LezioniAA03-04]] corso svolto dal Prof. Sterbini nell'a.a. 2003-2004.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA02-03][LezioniAA02-03]] corso svolto dalla Prof. Massini nell'a.a. 2002-2003.
   * [[http://twiki.dsi.uniroma1.it/twiki/view/Architetture1.EO/LezioniAA01-02][LezioniAA01-02]] corso svolto dalla Prof. Massini nell'a.a. 2001-2002. 


%DASHBOARD{ section="box_end" }%

%DASHBOARD{ section="dashboard_end" }%
%ENDBG%


<!--=============================================================================================-->
<!--=============================================================================================-->
<!--=============================================================================================-->


<!--
<b>%GREEN%Esercitazione 30 settembre 2019%ENDCOLOR%</b> 
Conversione nella rappresentazione in virgola mobile con diverse basi. Operazioni in virgola mobile con diverse basi. 
<b>%GREEN%Esercitazione 7 ottobre 2019%ENDCOLOR%</b><br />
Esercizi dall'esonero del 9/11/2019: Compito D - Eser. 1, Eser. 2, Eser. 4.<br />

Preparazione all'esonero. Eser.1 Esame 15/6/2015,  con varianti 1)  diversi tipi MUX (scelte diverse per i segnali di controllo e diverso numero dei segnali di controllo); 2) realizzazione dell'espressione POS minimale con soli NOR e disegno del circuito; 3) realizzazione di un insieme di funzioni con PLA.<br />

I quattro bit del codice di condizione dell'ALU.<br />
Tabella di verità della cella comparatrice. Per casa: Sintesi della cella comparatrice. <br />
Esercizi 
---------------------------------------------------------------------------------------------- 


Commenti sul metodo di progettazione di un riconoscitore con il metodo della finestra sulla sequenza di ingresso. <br />
Esercizi:
   * analisi di circuiti sequenziali: Esercizio 3 compito B - Esame dell'1 febbraio 2018
   * sintesi di circuiti sequenziali: Esercizio 4 - Esame del 3 luglio 2019<br />






<b>%GREEN%Esercitazione 18 dicembre 2020%ENDCOLOR%</b><br />
Esercizi su interconnessione tra registri:
   * interconnessione uno-a-molti: Esercizio 1 compito A - Esame 23 febbraio 2012
   * interconnessione molti-a-uno: Esercizio 1 compito B - Esame 23 febbraio 2012
   * interconnessione molti-a-molti con bus: Esercizio 5 compito B - Esame 18 gennaio 2019

<b>%GREEN%Esercitazione 21 dicembre 2020%ENDCOLOR%</b><br />
Esercizi di preparazione all'esonero e all'esame:
   * analisi di circuiti sequenziali e diagramma temporale: Esercizio 4 - Esame 13 settembre 2019
   * sintesi di circuiti sequenziali: Esercizio 3 - Esonero 21 dicembre 2018
   * interconnessione molti-a-molti: Esercizio 6 - Esame 3 luglio 2019

-->
<!--

Esercizio 4 Compito d'esame del 20/6/2012<br />

Esercizi di interconnessione tra registri:<br />
   * Esercizio 1 - Esame 13 gennaio 2015 <br />
   * Esercizio 5 - Secondo esonero a.a. 2014/15 Fila A <br />
   * Esercizio 6 - Esame 15 settembre 2014<br />

Automi:
   * Esercizio 3 - Esame 15 luglio 2014<br />
   * Esercizio 4 - Esame 9 luglio 2015<br />

<b>%GREEN%Esercitazione 17 dicembre 2018%ENDCOLOR%</b><br />

Svolgimento di esercizi di esami degli anni passati:
   * procedimento di analisi, stesura della tabella dell'automa, il diagramma temporale a fronte di una sequenza di ingresso:
      * Es. 2 - Compito C Seconda parte 31 gennaio 2012
      * Es. 2 - Compito B Seconda parte 31 gennaio 2012
      * Es. 1 - Esame 20 gennaio 2010
   * trasformazione Mealy-Moore di un automa 
   * realizzazione di automi:  Eser. 1 compito A 31/1/2012, Eser. 1 compito B 31/1/2012
   * minimizzazione.

Progetto di un'unità aritmetico-logica molto semplice. <br />

-->
Attachments
Topic attachments
I	Attachment	History	Action	Size	Date	Who	Comment
pdf	Esercitazione_n._1_-_Parte_1_-_02-10-14.pdf	r1	manage	31.9 K	2014-10-02 - 12:29	StefanoCiavarella	Esercitazione n. 1 - Parte 1 del 02/10/14
pdf	Esercitazione_n._1_-_Parte_2_-_02-10-14.pdf	r1	manage	39.4 K	2014-10-02 - 12:30	StefanoCiavarella	Esercitazione n. 1 - Parte 2 del 02/10/14
pdf	Esercitazione_n._1_-_Parte_3_-__02-10-14.pdf	r1	manage	51.9 K	2014-10-02 - 12:30	StefanoCiavarella	Esercitazione n. 1 - Parte 3 del 02/10/14
pdf	Esercitazione_n._3_-_Parte_1_-_16-10-14.pdf	r1	manage	79.5 K	2014-10-16 - 13:38	StefanoCiavarella	Esercitazione n. 3 - Parte 1 del 16/10/14
pdf	Esercitazione_n._3_-_Parte_2_-_16-10-14.pdf	r1	manage	37.9 K	2014-10-16 - 13:39	StefanoCiavarella	Esercitazione n. 3 - Parte 2 del 16/10/14
pdf	Esercitazione_n._4_-_Esercizio_extra_su_Forme_Canoniche_-_23-10-14.pdf	r1	manage	48.8 K	2014-10-23 - 11:40	StefanoCiavarella	Esercitazione n. 4 - Esercizi extra su Forme Canoniche - 23-10-14
pdf	Esercitazione_n._4_-_Parte_1_-_23-10-14.pdf	r1	manage	52.2 K	2014-10-23 - 11:36	StefanoCiavarella	Esercitazione n. 4 - Parte 1 - 23-10-14
pdf	Esercitazione_n._4_-_Parte_2_-_23-10-14.pdf	r1	manage	279.7 K	2014-10-23 - 11:38	StefanoCiavarella	Esercitazione n. 4 - Parte 2 - 23-10-14
pdf	Esercitazione_n._4_-_Parte_3_-_23-10-14.pdf	r1	manage	73.4 K	2014-10-23 - 11:38	StefanoCiavarella	Esercitazione n. 4 - Parte 3 - 23-10-14
pdf	Esercitazione_n._5_-_Parte_1_-_30_-10-14.pdf	r1	manage	208.8 K	2014-10-30 - 13:11	StefanoCiavarella	Esercitazione n. 5 - Parte 1 del 30/10/14
pdf	Esercitazione_n._5_-_Parte_2_-_30_-10-14.pdf	r1	manage	315.7 K	2014-10-30 - 13:12	StefanoCiavarella	Esercitazione n. 5 - Parte 2 del 30/10/14
pdf	Esercitazione_n._6_-_Parte_1_-_20-11-14.pdf	r1	manage	121.9 K	2014-11-20 - 14:54	StefanoCiavarella	Esercitazione n. 6 - Parte 1 del 20/11/14
pdf	Esercitazione_n._7_-_Parte_1_-_27-11-14.pdf	r1	manage	151.1 K	2014-11-28 - 14:57	StefanoCiavarella	Esercitazione n. 7 - Parte 1 - 27-11-14
pdf	Esercitazione_n._7_-_Parte_2_-_27-11-14.pdf	r1	manage	171.0 K	2014-11-28 - 15:00	StefanoCiavarella	Esercitazione n. 7 - Parte 2 - 27-11-14
pdf	Esercitazione_n._7_-_Parte_3_-_27-11-14.pdf	r1	manage	178.4 K	2014-11-28 - 15:04	StefanoCiavarella	Esercitazione n. 7 - Parte 3 - 27-11-14
pdf	Esercitazione_n._8_-_Parte_1_-_01-12-14.pdf	r1	manage	217.2 K	2014-12-01 - 14:29	StefanoCiavarella	Esercitazione n. 8 - Parte 1 - 01-12-14