PROGETTAZIONE DI SISTEMI DIGITALI
canale MZ
Docente
Prof.ssa Annalisa Massini
Dipartimento di Informatica
Ricevimento per appuntamento (da prendere per email) email massini@diNOSPAM.uniroma1.it (togliere NOSPAM)
Dipartimento di Informatica
Ricevimento per appuntamento (da prendere per email) email massini@diNOSPAM.uniroma1.it (togliere NOSPAM)
News
Avviso
- Venerdì 29 novembre NON ci sarà lezione.
- Le lezioni cominceranno il 23 settembre 2024.
Corso
Il corso di Progettazione di Sistemi Digitali tratta argomenti preliminari alla descrizione dell'organizzazione di un calcolatore: rappresentazione dell'informazione, progettazione di reti combinatorie e sequenziali, registri e loro interconnessione.
Il corso fornisce quindi gli strumenti necessari alla comprensione del funzionamento e delle problematiche di progetto di un calcolatore, argomenti trattati nel corso di Architettura degli Elaboratori.
Orario
Le lezioni si terranno secondo il seguente orario:
- lunedì dalle 11 alle 14
- venerdì dalle 10 alle 12
- Aula 3 - Aule L Via del Castro Laurenziano 7a
Testi
Il testo consigliato è:
- Reti logiche M. Morris Mano, C. R. Kime, T. Martin, Pearson Ed.
- S. L. Harris, D. M. Harris Sistemi digitali e architettura dei calcolatori Zanichelli
- Slide delle lezioni del Prof. Gorla (in fondo alla pagina): Progettazione Sistemi Digitali - Prof. Gorla
Varie
- Codice OPIS per la valutazione del corso: 5F49CI3F
Lezioni
Lezione 1 - 23 settembre 2024
Presentazione del corso. Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e proprietà dei sistemi di numerazione posizionali. Numero di valori rappresentabili e intervallo di rappresentazione con numero di cifre fissato. Numero di cifre necessarie per rappresentare k valori. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale.
Riferimenti: Capitolo 1 - Morris Mano, Kime, Martin Lezione 2 - 27 settembre 2024
Sistemi binario, ottale ed esadecimale. Conversione da binario a ottale ed esadecimale e viceversa.
Addizione e sottrazione in binario. Riconoscimento dell'overflow. Moltiplicazione in binario.
Riferimenti: Capitolo 1 - Morris Mano, Kime, Martin Lezione 3 - 30 settembre 2024
Rappresentazione degli interi: modulo e segno, complemento a 1, complemento a 2. Proprietà e caratteristiche della rappresentazione in complemento a due: intervallo di rappresentazione, procedura per trovare l'opposto di un numero, estensione della lunghezza della rappresentazione. Addizione e sottrazione nella rappresentazione in complemento a due, riconoscimento di overflow.
Conversione di numeri con la virgola: procedura di conversione da decimale a base b e da base b a decimale. Rappresentazione in virgola fissa.
Riferimenti: Capitolo 1 - Morris Mano, Kime, Martin Lezione 4 - 4 ottobre 2024
Rappresentazione in virgola mobile. Lo standard IEEE 754. Conversione di numeri in base 10 nello standard IEEE 754 a 16 bit e viceversa.
Esercizio: conversione di A=26,42 nello standard IEEE7 54. Conversione di 0xC9A0 (nello standard IEEE 754) in base 10. Riferimenti: Standard IEEE 754 - Wikipedia in italiano Standard IEEE 754 - Wikipedia in inglese
Lezione 5 - 7 ottobre 2024
Le operazioni nella rappresentazione in virgola mobile: addizione e sottrazione, moltiplicazione e divisione. Overflow.
Esercizio: Conversione di B=-37,68 e somma con A=26,42 nello standard IEEE 754 a 16 bit.
BCD (Binary coded decimal). Codice 2-su-5. Codice ASCIII.
Lezione 6 - 11 ottobre 2024
Bit di parità. Parità pari e parità di dispari.
Le porte logiche NOT, AND e OR: diagramma e tavola di verità. Definizione di algebra di Boole: alfabeto di supporto, operatori. assiomi (associatività, commutatività, distributività, elemento neutro, complemento) e proprietà (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane ed espressioni booleane. Dualità negli assiomi. Espressione duale di una espressione data. Espressioni equivalenti e verifica di identità: metodo di induzione perfetta e trasformazione tramite assiomi e proprietà. Riferimenti: Capitolo 2 - Morris Mano, Kime, Martin Lezione 7 - 14 ottobre 2024
Semplificazione di espressioni e verifica di identità. Seconda legge di assorbimento. Teorema del consenso e sua dimostrazione.
Diagramma temporale per segnali di ingresso e porte logiche, Ritardo di propagazione di una porta e di un circuito. Porte a più ingressi e valutazione del loro costo.
Passaggio da circuito a espressione booleana e passaggio da specifica verbale e circuito. Espressione complementare (con De Morgan e con il metodo della duale). Espressioni booleane in forma normale SOP (somma di prodotti) e in forma normale POS (prodotto di somme). Funzioni booleane e tavola di verità: passaggio dall'una altra. Tavola di verità della duale di una funzione. Forma canonica SOP e forma canonica POS. Mintermini e maxtermini.
Riferimenti: Capitolo 1, Capitolo 2 - Morris Mano, Kime, Martin Lezione 8 - 18 ottobre 2024
Esercizio: Data un'espressione booleana: 1) portarla in forma normale SOP/POS, 2) stendere la tavola di verità usando la forma canonica SOP/POS, 3) ottenere la forma la forma canonica POS/SOP dalla tavola di verità.
Procedura di trasformazione di espressioni in forma normale SOP e in forma normale POS. Reti AND-to-OR e OR-to-AND. Procedura di trasformazione da forma normale a forma canonica SOP e POS.
Stesura della tavola di verità a partire dalla specifica della funzione.
Riferimenti: Capitolo 2 - Morris Mano, Kime, Martin Lezione 9 - 21 ottobre 2024
Svolgimento esercizi per casa ed esercizi sugli argomenti passati.
L'operatore XOR. Il complemento XNOR. Associatività dello XOR.
Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e con soli NOR. Realizzazione di espressioni SOP (reti AND-to-OR) con sole porte NAND e di espressioni POS (reti OR-to-AND) con sole porte NOR.
Stesura della tavola di verità o dell'espressione booleana a partire dalla specifica verbale.
Riferimenti: Capitolo 2 - Morris Mano, Kime, Martin Lezione 10 - 25 ottobre 2024
Esercizi su espressioni in forma normale e canonica SOP e POS. Realizzazione di circuiti AND-TO-OR a partire da SOP e OR-TO-AND a partire da POS e corrispondenti reti ALL-NAND e ALL_NOR.
Realizzazione di porte NOR (e NAND) a più ingressi con porte a due ingressi.
Riferimenti: Capitolo 2 - Morris Mano, Kime, Martin Lezione 11 - 28 ottobre 2024
Tavole di verità per funzioni a più uscite: esempio del Full-Adder.
Funzioni non completamente specificate.
Obiettivi della minimizzazione di reti combinatorie e di espressioni booleane. Definizione di rete minimale e di espressione minimale. Definizione di mappa di Karnaugh. Relazione tra tavola di verità e mappa di Karnaugh. Rappresentazione di funzioni di 3 e 4 variabili tramite mappe di Karnaugh. Procedura per ottenere espressioni minimali SOP e POS dalla mappa di Karnaugh. Esempi di espressione minimale SOP/POS dalla mappa di Karnaugh.
Riferimenti: Capitolo 2 - Morris Mano, Kime, Martin Lezione 12 - 4 novembre 2024
Uso dei simboli don't care nelle mappe di Karnaugh per la minimizzazione di espressioni booleane.
Descrizione del procedimento di analisi e sintesi di reti combinatorie.
Riferimenti: Capitolo 2 - Morris Mano, Kime, Martin Half-Adder, Full-Adder e addizionatore a propagazione di riporto (Ripple-Carry Adder). Full-Adder ottenuto da due Half-Adder. Addizionatore a propagazione di riporto per la sottrazione con valori in Ca2.
Uso delle porte and per il controllo (gating). Riferimenti: Capitolo 3 - Morris Mano, Kime, Martin
Lezione 13 - 8 novembre 2024
Moduli combinatori notevoli. Decodificatore e codificatore: funzione e realizzazione con porte logiche. Decodificatore e codificatore non standard. Schemi con matrice di AND e di OR. Multiplexer e demultiplexer: definizione e realizzazione con porte logiche. Multiplexer e demultiplexer con decodificatore. Realizzazione di funzioni tramite multiplexer, anche con diverso numero di segnali di controllo e apiù livelli. ROM: definizione e realizzazione di funzioni booleane.
Riferimenti: Capitolo 3 - Morris Mano, Kime, Martin
Lezione 14 - 11 novembre 2024
Esercizio con realizzazione di funzioni tramite multiplexer, ROM e porte logiche.
PLA: definizione e realizzazione di funzioni booleane.
Comparatore logico. Comparatore aritmetico realizzato tramite addizionatore.
Lezione 15 - 15 novembre 2024
Esercizi dal compito di esame del Lezione 16 - 18 novembre 2024
Realizzazione dei quattro bit del condition code: C, W, Z, N.
Esempio di una semplice ALU con addizionatore e tre bit di controllo (c1 annullatore di A, c0 complemento di B, R_in incremento di 1).
Introduzione alle reti sequenziali: memorizzazione e feedback. Definizione di rete sequenziale e sue componenti. Cella elementare di memoria: latch SR. Comportamento del latch SR in funzione dei valori degli ingressi s e r e tavola di verità. Segnale orologio. Latch sincrono (gated latch). Riferimenti: Capitolo 4 - Morris Mano, Kime, Martin Lezione 17 - 22 novembre 2024
Latch master-slave e flip-flop. Definizione e tavola di verità dei Flip-Flop D (delay), JK e T (toggle)
Descrizione del procedimento di analisi di reti sequenziali sincrone: 1) espressioni booleane delle funzioni di eccitazione e delle uscite 2) tabella degli stati futuri 3) diagramma di stato (automa) di una rete sequenziale e diagramma con valori simbolici per stati, ingressi e uscite 4) descrizione verbale della funzione della rete sequenziale.
Riferimenti: Capitolo 4 - Morris Mano, Kime, Martin Lezione 18 - 25 novembre 2024
Esercizi di analisi di una rete sequenziale: rete con un input e due flip-flop di tipo contatore e di tipo riconoscitore.
Definizione di automa a stati finiti con output: modello di Mealy e modello di Moore. Rappresentazione di automi tramite tabella. Disegno dell'automa secondo il modello di Mealy e secondo il modello di Moore a partire dalla tabella tabella dell'automa.
Esempio di progettazione di un automa a stati finiti: realizzazione della tabella dell'automa dalle specifiche verbali per una macchina distributrice di prodotti e relativo disegno secondo Moore.
Tabelle inverse dei FF.
Riferimenti: Capitolo 4 - Morris Mano, Kime, Martin
Lezione 19 - 29 novembre 2024
ANNULLATA Lezione 19 - 2 dicembre 2024
Procedura di sintesi di reti sequenziali: 1) diagramma di stato della macchina sequenziale 2) codifica binaria di stati, ingressi e uscite 3) tabella degli stati futuri 4) espressioni booleane minime 5) schema circuitale della rete sequenziale.
Esempio: sintesi del riconoscitore della sequenza 1101 con sovrapposizioni con FF JK e con FF D.
Esercizio per casa: ripetere la procedura a partire da una codifica diversa degli stati dell'automa.
Diagramma temporale di un automa a fronte di una sequenza di ingresso data. Esempio sull'automa precedente.
Equivalenza tra automi. Definizione di equivalenza tra stati di un automa.
Riferimenti: Capitolo 4 - Morris Mano, Kime, Martin Lezione 20 - 6 dicembre 2024
Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare), grafo delle equivalenze ed esempi.
Realizzazione dell'automa e del circuito per un addizionatore sequenziale: tabella automa, tavola stati futuri, espressioni e disegno del circuito con FF JK. Per casa: realizzare l'addizionatore con altri tipi di FF.
Lezione 21 - 9 dicembre 2024
Progettazione dell'automa che riceve in ingresso i simboli O, S e T e riconosce diverse triple. Analisi dell'automa e minimizzazione. Rere sequenziale per il riconoscimento delle sequenze STO e OTO con sovrapposizioni. Diagramma temporale.
Registri di memorizzazione. Ingressi asincroni (PRE)SET e CLEAR per FF con clock. Registri a caricamento e scaricamento parallelo con FF di tipo D e di tipo SR. Registri a caricamento seriale con FF di tipo D e di tipo SR.
Registri a scorrimento destra e sinistra, rotazione a destra e a sinistra. Registri universali: tutti i tipi di caricamento e scaricamento, scorrimento, rotazione.
Riferimenti: Capitolo 6 - Morris Mano, Kime, Martin Lezione 22 - 13 dicembre 2024
Ricapitolazione sui registri di memorizzazione. Lezione 23 - 16 dicembre 2024
Sintesi del contatore di impulsi di clock mod 8. Generalizzazione al contatore mod 2^n. Contatore alla rovescia e contatore bidirezionale (mod 2^n).
Diagramma temporale del contatore mod 8 e analisi del funzionamento del circuito. Contatori mod m con m diverso da 2^n usando gli ingressi asincroni CLEAR dei Flip-Flop. Contatori preselezionabili.
Riferimenti: Capitolo 6 - Morris Mano, Kime, Martin Lezione 24 - 20 dicembre 2024
Svolgimento di esercizi di ricapitolazione di fine corso.
Presentazione del corso. Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e proprietà dei sistemi di numerazione posizionali. Numero di valori rappresentabili e intervallo di rappresentazione con numero di cifre fissato. Numero di cifre necessarie per rappresentare k valori. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale.
Riferimenti: Capitolo 1 - Morris Mano, Kime, Martin Lezione 2 - 27 settembre 2024
Sistemi binario, ottale ed esadecimale. Conversione da binario a ottale ed esadecimale e viceversa.
Addizione e sottrazione in binario. Riconoscimento dell'overflow. Moltiplicazione in binario.
Riferimenti: Capitolo 1 - Morris Mano, Kime, Martin Lezione 3 - 30 settembre 2024
Rappresentazione degli interi: modulo e segno, complemento a 1, complemento a 2. Proprietà e caratteristiche della rappresentazione in complemento a due: intervallo di rappresentazione, procedura per trovare l'opposto di un numero, estensione della lunghezza della rappresentazione. Addizione e sottrazione nella rappresentazione in complemento a due, riconoscimento di overflow.
Conversione di numeri con la virgola: procedura di conversione da decimale a base b e da base b a decimale. Rappresentazione in virgola fissa.
Riferimenti: Capitolo 1 - Morris Mano, Kime, Martin Lezione 4 - 4 ottobre 2024
Rappresentazione in virgola mobile. Lo standard IEEE 754. Conversione di numeri in base 10 nello standard IEEE 754 a 16 bit e viceversa.
Esercizio: conversione di A=26,42 nello standard IEEE7 54. Conversione di 0xC9A0 (nello standard IEEE 754) in base 10. Riferimenti: Standard IEEE 754 - Wikipedia in italiano
Standard IEEE 754 - Wikipedia in inglese
Lezione 5 - 7 ottobre 2024 Le operazioni nella rappresentazione in virgola mobile: addizione e sottrazione, moltiplicazione e divisione. Overflow.
Esercizio: Conversione di B=-37,68 e somma con A=26,42 nello standard IEEE 754 a 16 bit.
BCD (Binary coded decimal). Codice 2-su-5. Codice ASCIII.
Lezione 6 - 11 ottobre 2024
Bit di parità. Parità pari e parità di dispari.
Le porte logiche NOT, AND e OR: diagramma e tavola di verità. Definizione di algebra di Boole: alfabeto di supporto, operatori. assiomi (associatività, commutatività, distributività, elemento neutro, complemento) e proprietà (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane ed espressioni booleane. Dualità negli assiomi. Espressione duale di una espressione data. Espressioni equivalenti e verifica di identità: metodo di induzione perfetta e trasformazione tramite assiomi e proprietà. Riferimenti: Capitolo 2 - Morris Mano, Kime, Martin Lezione 7 - 14 ottobre 2024
Semplificazione di espressioni e verifica di identità. Seconda legge di assorbimento. Teorema del consenso e sua dimostrazione.
Diagramma temporale per segnali di ingresso e porte logiche, Ritardo di propagazione di una porta e di un circuito. Porte a più ingressi e valutazione del loro costo.
Passaggio da circuito a espressione booleana e passaggio da specifica verbale e circuito. Espressione complementare (con De Morgan e con il metodo della duale). Espressioni booleane in forma normale SOP (somma di prodotti) e in forma normale POS (prodotto di somme). Funzioni booleane e tavola di verità: passaggio dall'una altra. Tavola di verità della duale di una funzione. Forma canonica SOP e forma canonica POS. Mintermini e maxtermini.
Riferimenti: Capitolo 1, Capitolo 2 - Morris Mano, Kime, Martin Lezione 8 - 18 ottobre 2024
Esercizio: Data un'espressione booleana: 1) portarla in forma normale SOP/POS, 2) stendere la tavola di verità usando la forma canonica SOP/POS, 3) ottenere la forma la forma canonica POS/SOP dalla tavola di verità.
Procedura di trasformazione di espressioni in forma normale SOP e in forma normale POS. Reti AND-to-OR e OR-to-AND. Procedura di trasformazione da forma normale a forma canonica SOP e POS.
Stesura della tavola di verità a partire dalla specifica della funzione.
Riferimenti: Capitolo 2 - Morris Mano, Kime, Martin Lezione 9 - 21 ottobre 2024
Svolgimento esercizi per casa ed esercizi sugli argomenti passati.
L'operatore XOR. Il complemento XNOR. Associatività dello XOR.
Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e con soli NOR. Realizzazione di espressioni SOP (reti AND-to-OR) con sole porte NAND e di espressioni POS (reti OR-to-AND) con sole porte NOR.
Stesura della tavola di verità o dell'espressione booleana a partire dalla specifica verbale.
Riferimenti: Capitolo 2 - Morris Mano, Kime, Martin Lezione 10 - 25 ottobre 2024
Esercizi su espressioni in forma normale e canonica SOP e POS. Realizzazione di circuiti AND-TO-OR a partire da SOP e OR-TO-AND a partire da POS e corrispondenti reti ALL-NAND e ALL_NOR.
Realizzazione di porte NOR (e NAND) a più ingressi con porte a due ingressi.
Riferimenti: Capitolo 2 - Morris Mano, Kime, Martin Lezione 11 - 28 ottobre 2024
Tavole di verità per funzioni a più uscite: esempio del Full-Adder.
Funzioni non completamente specificate.
Obiettivi della minimizzazione di reti combinatorie e di espressioni booleane. Definizione di rete minimale e di espressione minimale. Definizione di mappa di Karnaugh. Relazione tra tavola di verità e mappa di Karnaugh. Rappresentazione di funzioni di 3 e 4 variabili tramite mappe di Karnaugh. Procedura per ottenere espressioni minimali SOP e POS dalla mappa di Karnaugh. Esempi di espressione minimale SOP/POS dalla mappa di Karnaugh.
Riferimenti: Capitolo 2 - Morris Mano, Kime, Martin Lezione 12 - 4 novembre 2024
Uso dei simboli don't care nelle mappe di Karnaugh per la minimizzazione di espressioni booleane.
Descrizione del procedimento di analisi e sintesi di reti combinatorie.
Riferimenti: Capitolo 2 - Morris Mano, Kime, Martin Half-Adder, Full-Adder e addizionatore a propagazione di riporto (Ripple-Carry Adder). Full-Adder ottenuto da due Half-Adder. Addizionatore a propagazione di riporto per la sottrazione con valori in Ca2.
Uso delle porte and per il controllo (gating). Riferimenti: Capitolo 3 - Morris Mano, Kime, Martin
Lezione 13 - 8 novembre 2024
Moduli combinatori notevoli. Decodificatore e codificatore: funzione e realizzazione con porte logiche. Decodificatore e codificatore non standard. Schemi con matrice di AND e di OR. Multiplexer e demultiplexer: definizione e realizzazione con porte logiche. Multiplexer e demultiplexer con decodificatore. Realizzazione di funzioni tramite multiplexer, anche con diverso numero di segnali di controllo e apiù livelli. ROM: definizione e realizzazione di funzioni booleane.
Riferimenti: Capitolo 3 - Morris Mano, Kime, Martin
Lezione 14 - 11 novembre 2024
Esercizio con realizzazione di funzioni tramite multiplexer, ROM e porte logiche.
PLA: definizione e realizzazione di funzioni booleane.
Comparatore logico. Comparatore aritmetico realizzato tramite addizionatore.
Lezione 15 - 15 novembre 2024
Esercizi dal compito di esame del Lezione 16 - 18 novembre 2024
Realizzazione dei quattro bit del condition code: C, W, Z, N.
Esempio di una semplice ALU con addizionatore e tre bit di controllo (c1 annullatore di A, c0 complemento di B, R_in incremento di 1).
Introduzione alle reti sequenziali: memorizzazione e feedback. Definizione di rete sequenziale e sue componenti. Cella elementare di memoria: latch SR. Comportamento del latch SR in funzione dei valori degli ingressi s e r e tavola di verità. Segnale orologio. Latch sincrono (gated latch). Riferimenti: Capitolo 4 - Morris Mano, Kime, Martin Lezione 17 - 22 novembre 2024
Latch master-slave e flip-flop. Definizione e tavola di verità dei Flip-Flop D (delay), JK e T (toggle)
Descrizione del procedimento di analisi di reti sequenziali sincrone: 1) espressioni booleane delle funzioni di eccitazione e delle uscite 2) tabella degli stati futuri 3) diagramma di stato (automa) di una rete sequenziale e diagramma con valori simbolici per stati, ingressi e uscite 4) descrizione verbale della funzione della rete sequenziale.
Riferimenti: Capitolo 4 - Morris Mano, Kime, Martin Lezione 18 - 25 novembre 2024
Esercizi di analisi di una rete sequenziale: rete con un input e due flip-flop di tipo contatore e di tipo riconoscitore.
Definizione di automa a stati finiti con output: modello di Mealy e modello di Moore. Rappresentazione di automi tramite tabella. Disegno dell'automa secondo il modello di Mealy e secondo il modello di Moore a partire dalla tabella tabella dell'automa.
Esempio di progettazione di un automa a stati finiti: realizzazione della tabella dell'automa dalle specifiche verbali per una macchina distributrice di prodotti e relativo disegno secondo Moore.
Tabelle inverse dei FF.
Riferimenti: Capitolo 4 - Morris Mano, Kime, Martin
Lezione 19 - 29 novembre 2024
ANNULLATA Lezione 19 - 2 dicembre 2024
Procedura di sintesi di reti sequenziali: 1) diagramma di stato della macchina sequenziale 2) codifica binaria di stati, ingressi e uscite 3) tabella degli stati futuri 4) espressioni booleane minime 5) schema circuitale della rete sequenziale.
Esempio: sintesi del riconoscitore della sequenza 1101 con sovrapposizioni con FF JK e con FF D.
Esercizio per casa: ripetere la procedura a partire da una codifica diversa degli stati dell'automa.
Diagramma temporale di un automa a fronte di una sequenza di ingresso data. Esempio sull'automa precedente.
Equivalenza tra automi. Definizione di equivalenza tra stati di un automa.
Riferimenti: Capitolo 4 - Morris Mano, Kime, Martin Lezione 20 - 6 dicembre 2024
Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare), grafo delle equivalenze ed esempi.
Realizzazione dell'automa e del circuito per un addizionatore sequenziale: tabella automa, tavola stati futuri, espressioni e disegno del circuito con FF JK. Per casa: realizzare l'addizionatore con altri tipi di FF.
Lezione 21 - 9 dicembre 2024
Progettazione dell'automa che riceve in ingresso i simboli O, S e T e riconosce diverse triple. Analisi dell'automa e minimizzazione. Rere sequenziale per il riconoscimento delle sequenze STO e OTO con sovrapposizioni. Diagramma temporale.
Registri di memorizzazione. Ingressi asincroni (PRE)SET e CLEAR per FF con clock. Registri a caricamento e scaricamento parallelo con FF di tipo D e di tipo SR. Registri a caricamento seriale con FF di tipo D e di tipo SR.
Registri a scorrimento destra e sinistra, rotazione a destra e a sinistra. Registri universali: tutti i tipi di caricamento e scaricamento, scorrimento, rotazione.
Riferimenti: Capitolo 6 - Morris Mano, Kime, Martin Lezione 22 - 13 dicembre 2024
Ricapitolazione sui registri di memorizzazione. Lezione 23 - 16 dicembre 2024
Sintesi del contatore di impulsi di clock mod 8. Generalizzazione al contatore mod 2^n. Contatore alla rovescia e contatore bidirezionale (mod 2^n).
Diagramma temporale del contatore mod 8 e analisi del funzionamento del circuito. Contatori mod m con m diverso da 2^n usando gli ingressi asincroni CLEAR dei Flip-Flop. Contatori preselezionabili.
Riferimenti: Capitolo 6 - Morris Mano, Kime, Martin Lezione 24 - 20 dicembre 2024
Svolgimento di esercizi di ricapitolazione di fine corso.
Modalità d'esame
Per superare l'esame bisogna:
https://www.studiareinformatica.uniroma1.it/appelli-d-esame
- superare lo scritto o gli esoneri
- sostenere l'esame orale (su tutti gli argomenti svolti a lezione).
https://www.studiareinformatica.uniroma1.it/appelli-d-esame
Testi compiti scritti
- Scritti a.a. 24/25
- Esame 9 gennaio 2024 - traccia B
- [Esame 9 gennaio 2024 - traccia A
- Scritti a.a. 23/24
- Scritti a.a. 22/23
- Scritti a.a. 21/22
- Scritti a.a. 20/21
- Scritti a.a. 19/20
- Scritti a.a. 18/19
- Scritti a.a. 17/18
- Scritti a.a. 16/17
- Scritti a.a. 15/16
- Scritti a.a. 14/15
- Scritti a.a. 13/14
- Scritti a.a. 12/13
- Scritti a.a. 11/12
- Scritti a.a. 09/10
- Scritti a.a. 08/09
- Scritti a.a. 07/08
- Scritti a.a. 06/07
- Scritti a.a. 05/06
- Scritti a.a. 04/05
- Scritti a.a. 02/03
- Scritti a.a. 01/02
Lezioni anni precedenti
Lezioni svolte negli anni precedenti:
- LezioniAA 23-24 corso svolto dalla Prof. Massini nell'a.a. 2023-2024.
- LezioniAA 22-23 corso svolto dalla Prof. Massini nell'a.a. 2022-2023.
- LezioniAA 21-22 corso svolto dalla Prof. Massini nell'a.a. 2021-2022.
- LezioniAA 20-21 corso svolto dalla Prof. Massini nell'a.a. 2020-2021.
- LezioniAA19-20 corso svolto dalla Prof. Massini nell'a.a. 2019-2020.
- LezioniAA18-19 corso svolto dalla Prof. Massini nell'a.a. 2018-2019.
- LezioniAA17-18 corso svolto dalla Prof. Massini nell'a.a. 2017-2018.
- LezioniAA16-17 corso svolto dalla Prof. Massini nell'a.a. 2016-2017.
- LezioniAA15-16 corso svolto dalla Prof. Massini nell'a.a. 2015-2016.
- LezioniAA14-15 corso svolto dalla Prof. Massini nell'a.a. 2014-2015.
- LezioniAA13-14 corso svolto dalla Prof. Massini nell'a.a. 2013-2014.
- LezioniAA12-13 corso svolto dalla Prof. Massini nell'a.a. 2012-2013.
- LezioniAA11-12 corso svolto dalla Prof. Massini nell'a.a. 2011-2012.
- LezioniAA09-10 corso svolto dalla Prof. Massini nell'a.a. 2009-2010.
- LezioniAA08-09 corso svolto dalla Prof. Massini nell'a.a. 2008-2009.
- LezioniAA07-08 corso svolto dalla Prof. Massini nell'a.a. 2007-2008.
- LezioniAA06-07 corso svolto dalla Prof. Massini nell'a.a. 2006-2007.
- LezioniAA05-06 corso svolto dalla Prof. Massini nell'a.a. 2005-2006.
- LezioniAA04-05 corso svolto dalla Prof. Massini nell'a.a. 2004-2005.
- LezioniAA03-04 corso svolto dal Prof. Sterbini nell'a.a. 2003-2004.
- LezioniAA02-03 corso svolto dalla Prof. Massini nell'a.a. 2002-2003.
- LezioniAA01-02 corso svolto dalla Prof. Massini nell'a.a. 2001-2002.
| I | Attachment | History | Action | Size | Date | Who | Comment |
|---|---|---|---|---|---|---|---|
 pdf |
Esercitazione_n._1_-_Parte_1_-_02-10-14.pdf | r1 | manage | 31.9 K | 2014-10-02 - 12:29 | StefanoCiavarella | Esercitazione n. 1 - Parte 1 del 02/10/14 |
| pdf |
Esercitazione_n._1_-_Parte_2_-_02-10-14.pdf | r1 | manage | 39.4 K | 2014-10-02 - 12:30 | StefanoCiavarella | Esercitazione n. 1 - Parte 2 del 02/10/14 |
| pdf |
Esercitazione_n._1_-_Parte_3_-__02-10-14.pdf | r1 | manage | 51.9 K | 2014-10-02 - 12:30 | StefanoCiavarella | Esercitazione n. 1 - Parte 3 del 02/10/14 |
| pdf |
Esercitazione_n._3_-_Parte_1_-_16-10-14.pdf | r1 | manage | 79.5 K | 2014-10-16 - 13:38 | StefanoCiavarella | Esercitazione n. 3 - Parte 1 del 16/10/14 |
| pdf |
Esercitazione_n._3_-_Parte_2_-_16-10-14.pdf | r1 | manage | 37.9 K | 2014-10-16 - 13:39 | StefanoCiavarella | Esercitazione n. 3 - Parte 2 del 16/10/14 |
| pdf |
Esercitazione_n._4_-_Esercizio_extra_su_Forme_Canoniche_-_23-10-14.pdf | r1 | manage | 48.8 K | 2014-10-23 - 11:40 | StefanoCiavarella | Esercitazione n. 4 - Esercizi extra su Forme Canoniche - 23-10-14 |
| pdf |
Esercitazione_n._4_-_Parte_1_-_23-10-14.pdf | r1 | manage | 52.2 K | 2014-10-23 - 11:36 | StefanoCiavarella | Esercitazione n. 4 - Parte 1 - 23-10-14 |
| pdf |
Esercitazione_n._4_-_Parte_2_-_23-10-14.pdf | r1 | manage | 279.7 K | 2014-10-23 - 11:38 | StefanoCiavarella | Esercitazione n. 4 - Parte 2 - 23-10-14 |
| pdf |
Esercitazione_n._4_-_Parte_3_-_23-10-14.pdf | r1 | manage | 73.4 K | 2014-10-23 - 11:38 | StefanoCiavarella | Esercitazione n. 4 - Parte 3 - 23-10-14 |
| pdf |
Esercitazione_n._5_-_Parte_1_-_30_-10-14.pdf | r1 | manage | 208.8 K | 2014-10-30 - 13:11 | StefanoCiavarella | Esercitazione n. 5 - Parte 1 del 30/10/14 |
| pdf |
Esercitazione_n._5_-_Parte_2_-_30_-10-14.pdf | r1 | manage | 315.7 K | 2014-10-30 - 13:12 | StefanoCiavarella | Esercitazione n. 5 - Parte 2 del 30/10/14 |
| pdf |
Esercitazione_n._6_-_Parte_1_-_20-11-14.pdf | r1 | manage | 121.9 K | 2014-11-20 - 14:54 | StefanoCiavarella | Esercitazione n. 6 - Parte 1 del 20/11/14 |
| pdf |
Esercitazione_n._7_-_Parte_1_-_27-11-14.pdf | r1 | manage | 151.1 K | 2014-11-28 - 14:57 | StefanoCiavarella | Esercitazione n. 7 - Parte 1 - 27-11-14 |
| pdf |
Esercitazione_n._7_-_Parte_2_-_27-11-14.pdf | r1 | manage | 171.0 K | 2014-11-28 - 15:00 | StefanoCiavarella | Esercitazione n. 7 - Parte 2 - 27-11-14 |
| pdf |
Esercitazione_n._7_-_Parte_3_-_27-11-14.pdf | r1 | manage | 178.4 K | 2014-11-28 - 15:04 | StefanoCiavarella | Esercitazione n. 7 - Parte 3 - 27-11-14 |
| pdf |
Esercitazione_n._8_-_Parte_1_-_01-12-14.pdf | r1 | manage | 217.2 K | 2014-12-01 - 14:29 | StefanoCiavarella | Esercitazione n. 8 - Parte 1 - 01-12-14 |
This topic: Architetture1/EO > CanaleE_O
Topic revision: r604 - 2025-01-16 - AnnalisaMassini
Copyright © 2008-2025 by the contributing authors. All material on this collaboration platform is the property of the contributing authors. Ideas, requests, problems regarding TWiki? Send feedback