ProgrammaDettagliatoArc1 < Architetture1/EO

Tags: view all tags
---++ Programma dettagliato del corso di Architetture degli Elaboratori 1 - Canale E-O 
---++ A.A. 2002/2003 - Prof. Annalisa Massini
    

Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e richiami sui sistemi di numerazione posizionali, sistema binario. Conversioni di base, conversioni da decimale a base b, conversioni da base b a decimale, conversioni di numeri con la virgola da decimale a binario e da binario a decimale.
Intervallo di rappresentazione per numeri binari a n bit. Addizione fra numeri binari. Intervallo di rappresentazione per numeri binari a n bit. 
Rappresentazione degli interi: rappresentazione in modulo e segno: definizione, intervallo di rappresentazione; rappresentazione in complemento a 1: definizione, intervallo di rappresentazione; rappresentazione in complemento a due: definizione, intervallo di rappresentazione, opposto di  un numero, sottrazione fra numeri binari. 
Rappresentazione dei numeri reali: rappresentazione in virgola fissa; rappresentazione in virgola mobile: definizione, esempi in base 10 e in base 2, operazioni tra numeri in virgola mobile. 
Rappresentazione esadecimale ed ottale.
Alcuni codici: decimale codificato in binario (BCD), codice Gray, codice ASCII, codici per il controllo dell'errore, codici a controllo di parità.

Introduzione alla organizzazione di un elaboratore elettronico, componenti principali di un elaboratore. Introduzione alla progettazione di un elaboratore elettronico. Livelli di progettazione di un sistema digitale: livello di progetto funzionale, livello di trasferimento tra registri, livello di progetto elettronico. Definizione di sistema digitale. Definizione delle tecniche di analisi e sintesi dei sistemi digitali.

Definizione di algebra booleana o di commutazione. Proprietà e regole  per l'algebra di commutazione: involuzione, idempotenza, assorbimento, associatività, leggi di De Morgan. Variabili booleane; espressioni booleane; espressioni equivalenti; induzione perfetta; principio di dualità. Verifica di identita', determinazione di espressioni complementari e duali.

Funzioni di commutazione di una e due variabili: funzione complemento, funzione AND, funzione OR. Dispositivi per la realizzazione di funzioni: porte NOT, AND e OR. 
Definizione di rete combinatoria. Relazione tra reti combinatorie ed espressioni booleane. Espressione booleana corrispondente all'uscita di una rete combinatoria, trasformazione dell'espressione booleana in una espressione con meno termini e disegno del circuito corrispondente. 
Forma normale SOP. Trasformazione di espressioni in forma normale SOP. Mintermine. Forma canonica SOP. Trasformazione di espressioni in forma canonica SOP. Forma normale POS. Esempio di  trasformazione di espressioni in forma normale POS. Maxtermine. Forma canonica POS. Esempio di trasformazione di espressioni in forma canonica POS.  Relazioni tra tavola di verità di una funzione di commutazione e mintermini (e maxtermini).  Equivalenza tra le rappresentazioni di funzioni di commutazione tramite espressioni booleane in forma canonica,  tabelle di verita' e reti combinatorie. Reti combinatorie AND-to-OR e OR-to-AND.  Trasformazione di  espressioni in forma canonica SOP e POS; dalla descrizione verbale di una funzione di commutazione alla stesura della tavola di verità e la relativa espressione canonica SOP e POS. 
 Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND,  OR e NOT con sole porte NAND e sole porte NOR. Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR.  L'operatore XOR e sue proprietà. 

Analisi di una rete combinatoria. Sintesi di una rete combinatoria. Introduzione alla minimizzazione. Criterio di ottimalita' per reti combinatorie ed espressioni booleane: definizione di reti  AND-to-OR e OR-to-AND minimali; definizione di espressioni SOP e POS minimali. . Definizione di mappa di Karnaught. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e  termini prodotto su mappe di  Karnaugh.  Procedura per ottenere un'espressione normale minimale. Funzioni di commutazione con condizioni indifferenti o non specificate (don't care) e loro minimizzazione. Minimizzazione di funzioni in forma POS.

Moduli combinatori MSI: introduzione. Definizione di codificatore. Codificatore completo 4-a-2. Schema con matrice di OR. Definizione di decodificatore. Decodificatore 3-a-8. Schema con matrice di AND.  Definizione transcodificatore. Esempio di transcodificatore da BCD al codice a 7 segmenti per display digitale. 
ROM: definizione; uso della ROM come dispositivo di memoria; uso della ROM per la realizzazione di funzioni di commutazione. PLA: definizione; uso della PLA per la realizzazione di funzioni di commutazione. Multiplexer in senso stretto. Multiplexer selettore dati. Uso del multiplexer come convertitore da parallelo a seriale e come generatore di funzioni di commutazione. Demultiplexer in senso stretto. Demultiplexer decodificatore. Uso di un demultiplexer. Realizzazione di un circuito
 combinatorio con multiplexer, ROM, porte logiche, PLA. Progetto di un comparatore: sintesi della cella comparatrice. Progetto di un addizionatore: sintesi della cella addizionatrice. 


Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali, ritardo. Elementi di memoria elementari: latch SR. Analisi del latch: comportamento in funzione dei  valori degli ingressi s e r e tabella. Latch sincrono (gated latch): definizione e schema circuitale, latch
sensibile al fronte di salita e al fronte di discesa del clock. Flip-flop SR master-slave: definizione e schema circuitale, utilità, diagramma temporale. Flip-flop D (delay): definizione,
 tabella di verità, diagramma temporale.Flip-flop JK: definizione, tabella di verità e sua derivazione. Flip-flop T (toggle): definizione, tabella di verita'. Tabella di verita' per ricavare le funzioni di eccitazione di tutti i tipi di flip-flop. 

Registro a carimento e scaricamento parallelo: PIPO (Parallel Input Parallel Output). Registro a carimento e scaricamento seriale: SISO (Serial Input Serial Output).  Registro universale: tutte le combinazioni di caricamento e scaricamento seriale e parallelo. Progetto di un registro con capacità di scorrimento a destra e sinistra, tutte le combinazioni di caricamento e scaricamento parallelo e seriale, rotazione a destra e a sinistra. 


Schema di una macchina sequenziale: parte combinatoria, parte di memoria, variabili di ingresso, variabili si stato, funzioni di uscita e funzioni di eccitazione.
Analisi di reti sequenziali sincrone: costruzione della tabella degli stati futuri; diagramma di stato di una rete sequenziale e di una macchina sequenziale. 
Rappresentazione di automi tramite diagramma (grafo) e tramite tabella. Diagramma temporale di un automa a fronte di una sequenza di ingresso data. 
Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore. Equivalenza tra stati. Automi equivalenti. Equivalenza tra automi di Mealy e automi di Moore. Trasformazione Moore-Mealy. Trasformazione Mealy-Moore.Procedura di minimizzazione di automi: dal diagramma di stato dell'automa all'automa in forma tabellare, tabella delle implicazioni (tabella triangolare), individuazione delle classi di equivalenza e diagramma dell'automa minimo. Utilizzazione del grafo di equivalenza per i casi non risolvibili sulla tabella triangolare. 
Sintesi di reti sequenziali: considerazioni su classi di macchine sequenziali (riconoscitori di sequenze, contatori e generatori di sequenze).
Procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale (automa), minimizzazione dell'automa, tabella degli stati futuri, schema circuitale della rete sequenziale. 
Considerazioni progettuali sulla scelta delle denominazioni binarie degli stati dell'automa e sulla scelta del tipo di Flip-Flop. 
Progettazione di rete con logica dello stato successivo per un riconoscitore di sequenze e  considerazioni sulla complessità della rete. 

Sintesi di contatori modulo 2**n. Esempio per contatore modulo 8: automa, tabella di verità,  minimizzazione delle espressioni delle funzioni di eccitazione conKarnaugh, rete sequenziale. Diagramma temporale del contatore modulo 8. Contatore modulo 8 alla rovescia ed estensione ad un contatore modulo 2**n. Contatori bidirezionali (up-down counter). Contatori modulo k con k diverso da 2**n: uso degli ingressi asincroni CLEAR dei Flip-Flop, esempio per contatore mod 6. Contatore di impulsi su una linea x: esempio di contatore mod 8.  Contatori asincroni. Contatore asincrono mod 8 alla rovescia: schema e diagramma temporale. Contatore asincrono mod 8 diretto: schema e diagramma temporale.  Ingressi asincroni PRESET e CLEAR per FF con clock: utilizzazione e comportamento. Contatori preselezionabili (o prefissabili).  

Considerazioni sul trasferimento dell'informazione tra registri. Interconnessione tra registri. Le quattro modalità di connessione: sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate), sorgente variabile - destinazione prefissata: Multiplexer, sorgente prefissata - destinazione variabile: decodificatore, sorgente variabile - destinazione variabile: Mesh (nei due casi registri sorgente e registri destinazione distinti e registri sorgente e destinazione nello stesso insieme) e Bus. 



-- Users.AnnalisaMassini - 13 Jan 2003