ProgrammaDettagliato < Architetture1/EO

Tags: view all tags

---++ Programma dettagliato del corso di Architetture degli Elaboratori 1 - Canale E-O 
---++ A.A. 2001/2002 - Prof. Annalisa Massini
    

Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e richiami sui sistemi di numerazione posizionali, sistema binario. Conversioni di base, conversioni da decimale a base b, conversioni da base b a decimale, conversioni di numeri con la virgola da decimale a binario e da binario a decimale.
Intervallo di rappresentazione per numeri binari a n bit. Addizione fra numeri binari. Rappresentazione in complemento a due: definizione, intervallo di rappresentazione, opposto di un numero, sottrazione fra numeri binari. Rappresentazione esadecimale ed ottale.
Alcuni codici: decimale codificato in binario (BCD), codice Gray, codice ASCII, codici per il controllo dell'errore, codici a controllo di parità, codici 2-su-5.

Introduzione alla organizzazione di un elaboratore elettronico, componenti principali di un elaboratore. Introduzione alla progettazione di un elaboratore elettronico. Livelli di progettazione di un sistema digitale: livello di progetto funzionale, livello di trasferimento tra
registri, livello di progetto elettronico. Definizione di sistema digitale. Definizione delle tecniche di analisi e sintesi dei sistemi digitali. Componenti principali di un elaboratore elettronico. 

Definizione di algebra booleana o di commutazione; assiomi; variabili booleane; espressioni booleane; espressioni equivalenti; induzione perfetta; principio di dualità; esempi di dimostrazioni di identità. Funzioni di commutazione di una e due variabili: funzione complemento, funzione AND, funzione OR. Dispositivi per la realizzazione di funzioni: porte NOT, AND e OR. 
Definizione di rete combinatoria. Relazione tra reti combinatorie ed espressioni booleane. Espressione booleana corrispondente all'uscita di una rete combinatoria, trasformazione dell'espressione booleana in una espressione con meno termini e disegno del circuito corrispondente. 
Forma normale SOP. Mintermine. Forma canonica SOP. Equivalenza tra le rappresentazioni di funzioni di commutazione tramite espressioni booleane in forma canonica SOP, tabelle di verita' e reti combinatorie. Reti combinatorie AND-to-OR. Forma normale POS. Maxtermine. Forma canonica POS.  Operatori NAND e NOR. Universalità di NAND e NOR. L'operatore XOR e sue proprietà. 
Velocita' e funzionalita' di una rete combinatoria. 

Analisi di una rete combinatoria. Sintesi di una rete combinatoria. Criterio di ottimalita' per reti combinatorie. Definizione di minimizzazione. Mappe di Karnaught. Procedura per ottenere un'espressione normale minimale. Funzioni di commutazione con condizioni indifferenti o non specificate - don't care. Progetto di un comparatore.

Moduli combinatori MSI. Introduzione. Codificatori. Definizione di decodificatore. Transcodificatori. Esempio di transcodificatore da BCD al codice a 7 segmenti per display digitale. 
ROM: definizione; uso della ROM come dispositivo di memoria; uso della ROM per la realizzazione di funzioni di commutazione. PLA: definizione e considerazioni di progetto. 
Multiplexer in senso stretto. Multiplexer selettore dati. Uso del multiplexer come convertitore da parallelo a seriale e come generatore di funzioni di commutazione. 
Demultiplexer in senso stretto. Demultiplexer decodificatore. Uso di un demultiplexer. 

Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali. Elementi di memoria elementari: latch. Analisi del latch. Latch sincrono (gated latch). Considerazioni sulle reti sequenziali asincrone. Flip-flop SR master-slave: definizione, diagramma temporale, tabella di verita'. 
Altri tipi di flip-flop sincroni: flip-flop D (delay), flip-flop JK, flip-flop T (toggle), tabelle di verita'. Tabella di verita' per le funzioni di eccitazione. 

Schema di una macchina sequenziale. 
Analisi di reti sequenziali sincrone (costruzione della tabella degli stati futuri; diagramma di stato di una rete sequenziale e di una macchina sequenziale). 
Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore. Rappresentazione di automi tramite diagramma e tramite tabella.
Equivalenza tra stati. Automi equivalenti. Equivalenza tra automi di Mealy e automi di Moore. Trasformazione Moore-Mealy. Trasformazione Mealy-Moore. Minimizzazione di automi.
Classi di macchine sequenziali (riconoscitori di sequenze, contatori e generatori di sequenze).
Procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale (automa), minimizzazione dell'automa, tabella degli stati futuri, schema circuitale della rete sequenziale. 
Considerazioni progettuali sulla scelta delle denominazioni binarie degli stati dell'automa e sulla scelta del tipo di Flip-Flop. 

Registri universali: caricamento seriale, caricamento parallelo, scaricamento seriale, scaricamento parallelo e loro combinazioni, scorrimento per operazioni logiche e aritmetiche. 
Sintesi di contatori modulo 2**n: esempio per contatore modulo 8. Diagramma temporale del contatore modulo 8. Contatore modulo 8 alla rovescia. Contatori bidirezionali (up-down counter). Contatori modulo k con k diverso da 2**n, esempio per contatore mod 5; uso degli ingressi asincroni dei Flip-Flop: esempio per contatore mod 6. Contatori asincroni mod 2**n. 

Considerazioni sul trasferimento dell'informazione tra registri. Interconnessione tra registri. Le quattro modalità di connessione: sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate), sorgente variabile - destinazione prefissata: Multiplexer, sorgente prefissata - destinazione variabile: decodificatore, sorgente variabile - destinazione variabile: Mesh (nei due casi registri sorgente e registri destinazione distinti e registri sorgente e destinazione nello stesso insieme) e Bus. 


-- Users.AnnalisaMassini - 04 Apr 2002