ProgrammaAA0405 < Architetture1/EO

Tags: view all tags
---++ Programma dettagliato del corso di Architetture degli Elaboratori 1 - Canale E-O 
---++ A.A. 2004/2005 - Prof. Annalisa Massini

    
Introduzione al corso di Architetture degli Elaboratori I

Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica.
Definizione e proprietà dei sistemi di numerazione posizionali, sistema binario.
Conversioni di base per i numeri naturali, conversioni da decimale a base b, conversioni da base b a decimale
Conversioni di numeri razionali (numeri con la virgola): da decimale a binario e da binario a decimale. Il problema della perdita di precisione nella conversione di base per i numeri razionali.
Le operazioni elementari fra numeri binari: addizione e sottrazione.
Intervallo di rappresentazione per numeri binari a n bit.
Rappresentazione degli interi:
    * rappresentazione in modulo e segno: definizione, intervallo di rappresentazione, problemi per le operazioni di addizione e sottrazione;
    * rappresentazione in complemento a 1: definizione, intervallo di rappresentazione, problemi per le operazioni di addizione e sottrazione;
    * rappresentazione in complemento a due: definizione, intervallo di rappresentazione, opposto di un numero, addizione e sottrazione.
Rappresentazione ottale ed esadecimale. 
Rappresentazione dei numeri reali:
    * rappresentazione in virgola fissa; esempi con diverse basi;
    * rappresentazione in virgola mobile: definizione, esempi in base 10 e in base 2, operazioni tra numeri in virgola mobile.
Alcuni codici: decimali codificati in binario (BCD), codice ASCII. 
Alcuni codici: codice Gray, codici per il controllo dell'errore, codici a controllo di parità, codici 2-su-5.

Introduzione alla organizzazione di un elaboratore elettronico: componenti principali di un elaboratore.

Definizione di algebra di commutazione o booleana. Assiomi (associatività, commutatività, distributività, elemento neutro, complemento) e proprietà (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan) dell'algebra di commutazione. Variabili booleane e espressioni booleane.
Definizione di sistema digitale. Definizione di analisi e sintesi di un sistema digitale.
Variabili booleane; espressioni booleane; espressioni equivalenti; induzione perfetta; principio di dualità.
Verifica di identita', determinazione di espressioni complementari e duali.
Funzioni di commutazione di una e due variabili: funzione complemento, funzione AND, funzione OR.

Dispositivi per la realizzazione di funzioni: porte NOT, AND e OR. 
Funzioni due variabili in tabella di verità. Tabelle a due entrate.
Definizione di rete combinatoria. Relazione tra reti combinatorie ed espressioni booleane. Esercizi: espressione booleana corrispondente all'uscita di una rete combinatoria; trasformazione di un'espressione booleana in una espressione con meno termini e disegno del circuito corrispondente.
Forma normale SOP. Esempio di trasformazione di espressioni in forma normale SOP.
Mintermine. Forma canonica SOP. Esempio di trasformazione di espressioni in forma canonica SOP. 
Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con sole porte NAND e sole porte NOR. Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR.
L'operatore XOR e sue proprietà.

Analisi di una rete combinatoria: procedimento ed esempi.
Sintesi di una rete combinatoria: procedimento ed esempi.

Introduzione alla minimizzazione. Criterio di ottimalità per reti combinatorie ed espressioni booleane: definizione di reti AND-to-OR e OR-to-AND minimali; definizione di espressioni SOP e POS minimali.
Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh.
Procedura per ottenere un'espressione SOP minimale. 
Funzioni di commutazione con condizioni indifferenti o non specificate (don't care) e loro minimizzazione.
Minimizzazione di funzioni in forma POS.


Moduli combinatori MSI: introduzione.
Definizione di codificatore. Codificatore completo 4-a-2. Schema con matrice di OR. 
Definizione di decodificatore. Decodificatore 3-a-8. Schema con matrice di AND.
ROM: definizione; uso della ROM come dispositivo di memoria; uso della ROM per la realizzazione di funzioni di commutazione.
PLA: definizione; uso della PLA per la realizzazione di funzioni di commutazione. 
Definizione di transcodificatore. Esempio di transcodificatore da BCD al codice a 7 segmenti per display digitale.
Multiplexer in senso stretto. Multiplexer selettore dati. Uso del multiplexer come convertitore da parallelo a seriale.
Demultiplexer in senso stretto. Demultiplexer decodificatore. Uso di un demultiplexer.


Progetto di un comparatore di numeri binari: schema e sintesi della cella comparatrice.
Modulo per la somma di due bit: semiaddizionatore (o Half-Adder).
Modulo per la somma di due numeri ad n bit - addizionatore a propagazione di riporto - e progetto della cella addizionatrice (Full-Adder).

Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale.
Diagrammi temporali per variabili ed elementi circuitali; ritardo.
Elementi di memoria elementari: latch SR. Analisi del latch: comportamento in funzione dei valori degli ingressi s e r e tabella.
Latch sincrono (gated latch): definizione e schema circuitale, latch sensibile al fronte di salita e al fronte di discesa del clock.
Flip-Flop SR master-slave: definizione, schema circuitale, utilità, diagramma temporale.
Flip-Flop D (delay): definizione, tabella di verità, diagramma temporale.
Flip-Flop JK: definizione, tabella di verità.
Flip-Flop T (toggle): definizione, tabella di verità. 
Tabella di verità per ricavare le funzioni di eccitazione di tutti i tipi di Flip-Flop.

Registro a caricamento e scaricamento seriale. Registro a caricamento e scaricamento parallelo.
Registro universale: tutte le combinazioni di caricamento e scaricamento seriale e parallelo, scorrimento a sinistra, rotazione a destra e a sinistra.

Schema di una macchina sequenziale: parte combinatoria, parte di memoria, variabili di ingresso, variabili si stato, funzioni di uscita e funzioni di eccitazione.

Analisi di reti sequenziali sincrone: schema di procedimento. Esempio di analisi di una rete sequenziale per il riconoscimento di sequenze con sovrapposizione.
Esempio di analisi di un circuito sequenziale contatore seconodo lo schema di procedimento (costruzione della tabella degli stati futuri; diagramma di stato (automa di Mealy) di una rete sequenziale e di una macchina sequenziale; descrizione verbale).
Criteri per il riconoscimento di automi contatori e automi riconoscitori di sequenze. 
Rappresentazione di automi tramite diagramma di stato e tramite tabella.
Diagramma temporale di un automa a fronte di una sequenza di ingresso data.

Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore.
Esempio di automa di Moore.
Equivalenza tra stati. Equivalenza tra automi.
Procedimento per la trasformazione da automa di Mealy ad automa di Moore e viceversa. 
Procedura di minimizzazione di automi: dal diagramma di stato dell'automa all'automa in forma tabellare, tabella delle implicazioni (tabella triangolare), individuazione delle classi di equivalenza e diagramma dell'automa minimo.

Sintesi di reti sequenziali: considerazioni su classi di macchine sequenziali (riconoscitori di sequenze, contatori e generatori di sequenze)
Procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale (automa), minimizzazione dell'automa, tabella degli stati futuri, schema circuitale della rete sequenziale.
Considerazioni progettuali sulla scelta delle denominazioni binarie degli stati dell'automa e sulla scelta del tipo di Flip-Flop.
Progettazione di rete sequenziale con logica dello stato successivo per un riconoscitore di sequenze e considerazioni sulla complessità della rete. 
Sintesi di reti sequenziali: assegnazione di codifiche diverse agli stati e conseguenze sulla realizzazione della rete.
Sintesi di contatori modulo 2**n. Esempio per contatore modulo 8: automa, tabella di verità, minimizzazione delle espressioni delle funzioni di eccitazione con Karnaugh, rete sequenziale. Diagramma temporale del contatore modulo 8.
Contatore modulo 8 alla rovescia ed estensione ad un contatore modulo 2**n. Contatori bidirezionali (up-down counter).
Contatori modulo k con k diverso da 2**n: sintesi di un contatore modulo 5; uso degli ingressi asincroni CLEAR dei Flip-Flop, esempio per contatore mod 6. 
Diagramma temporale del contatore mod 6 con ingressi asincroni.
Contatori preselezionabili (o prefissabili).
Contatore di impulsi su una linea x: esempio di contatore mod 8.
Contatori asincroni. Contatore asincrono mod 8.



--
-- Users.AnnalisaMassini - 09 Mar 2005