Progettazione di sistemi digitali - Prof.ssa Massini

Argomenti delle lezioni svolte nell'anno accademico 2017-2018

Lezione 25 settembre 2017
Presentazione del corso.
Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e proprietą dei sistemi di numerazione posizionali. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale. Intervallo di rappresentazione in binario e in altre basi. Addizione e sottrazione in binario. Riconoscimento di overflow. Conversione da binario a ottale e esadecimale e viceversa.

Lezione 28 settembre 2017
Rappresentazione degli interi in complemento a 2. Intervallo di rappresentazione, procedura per trovare l'opposto di un numero. Addizione e sottrazione nella rappresentazione in complemento a due. Riconoscimento di overflow e underflow.
Conversione di numeri razionali (numeri con la virgola): procedura di conversione da decimale a base b e da base b a decimale. Rappresentazione in virgola fissa e rappresentazione in virgola mobile.

Lezione 2 ottobre 2017
Le operazioni nella rappresentazione in virgola mobile: moltiplicazione e divisione, addizione e sottrazione.
Decimali codificati in binario (BCD). Codice 2-su-5. Codici a controllo di paritą: bit di paritą singolo, paritą longitudinale e trasversale.
Esercizi Operazioni in virgola mobile con diverse basi. Conversione nella rappresentazione in virgola mobile.

Lezione 5 ottobre 2017
Codici di Hamming. Rilevazione dell'errore per codici di Hamming. Codice ASCII.
Definizione di algebra di commutazione o booleana. Assiomi (associativitą, commutativitą, distributivitą, elemento neutro, complemento). Proprietą dell'algebra di commutazione (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane ed espressioni booleane. Espressione duale. Verifica di identitą: induzione perfetta.

Esercitazione 9 ottobre 2017
Esercizi da esoneri e compiti di esame degli anni passati: su conversioni con diverse basi compreso il complemento a 2, conversione in virgola mobile, bit di paritą e codice di Hamming.
Lezione 9 ottobre 2017
Espressioni equivalenti. Espressione duale complementare. Trasformazione di espressioni con assiomi e proprietą. Funzioni Booleane. Costruzione della tavola di veritą da un'espressione booleana. Verifica di identitą.

Lezione 12 ottobre 2017
Definizione di porte logiche. Definizione di rete combinatoria. Esempi di rete combinatoria.
Espressioni booleane in forma normale disgiuntiva o SOP (somma di prodotti). Trasformazione di espressioni in forma normale SOP. Mintermini. Forma canonica SOP. Trasformazione da forma normale a forma canonica SOP. Relazione tra la tavola di veritą di una funzione e la sua espressione in forma normale e in forma canonica SOP.
Realizzazione di espressioni in forma SOP (normale o canonica) come circuiti AND-to-OR.

Esercitazione 16 ottobre 2017 Esercizi di trasformazione di un'espressione in forma normale e canonica SOP. Passaggio da espressione in forma SOP a tavola di veritą. Passaggio da tavola di veritą all'espressione in forma canonica SOP. Semplificazioni di espressioni con le regole dell'algebra booleana. Disegno dei corrispondenti circuiti. Trasformazione di espressione in duale e complementare.

Lezione 16 ottobre 2017 Espressioni booleane in forma normale congiuntiva o POS (prodotto di somme). Trasformazione di espressioni in forma normale POS. Realizzazione di espressioni in forma POS come circuiti OR-to-AND. Maxtermini. Forma canonica POS. Procedura di trasformazione da forma normale a forma canonica POS. Relazione tra la tavola di veritą di una funzione e la sua espressione in forma canonica POS. Operatori NAND e NOR. Universalitą di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e soli NOR. Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR.

Esercitazione 19 ottobre 2017
Ottenere un'espressione booleana con soli operatori NAND/NOR e relativo circuito con sole porte NAND/NOR. Stendere la tavola di veritą a partire dalla specifica verbale di una funzione e ricavare le forme canoniche SOP e POS.

Lezione 19 ottobre 2017
L'operatore XOR. Obiettivi della minimizzazione di espressioni booleane e reti combinatorie. Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh.

Lezione 23 ottobre 2017
Procedura per ottenere un'espressione minimale SOP. Procedura per ottenere un'espressione minimale POS. Funzioni non completamente definite e simboli don't care, uso dei simboli don't care per la minimizzazione con le mappe di Karnaugh.

Lezione 26 ottobre 2017
Descrizione del procedimento di analisi e sintesi di reti combinatorie. Esempio sul procedimento di sintesi di reti combinatorie.
Moduli combinatori rilevanti. Codificatore e decodificatore: funzione e realizzazione con porte logiche. Schemi con matrice di OR e di AND. ROM: definizione. Uso della ROM per la realizzazione di funzioni di commutazione.

Lezione 30 ottobre 2017
PLA: definizione; realizzazione di funzioni booleane tramite PLA. Multiplexer. realizzazione di funzioni tramite multiplexer, due livelli di multiplexer, multiplexer con numero ridotto di ingressi e linee di controllo. Demultiplexer.

Esercitazione 2 novembre 2017
Esercizi di preparazione all'esonero.

9 novembre 2017 - Esonero

Lezione 13 novembre 2017
Addizionatore a propagazione di riporto e cella addizionatrice (Full-Adder). Sintesi della cella addizionatrice. Uso dell'addizionatore per esguire sottrazioni tra valori nella rappresentazione in Ca2.
Comparatore logico.Comparatore aritmetico. Sintesi della cella comparatrice.
Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali. Elementi di memoria elementari: latch SR.

Lezione 16 novembre 2017
Comportamento del latch SR in funzione dei valori degli ingressi s e r e tabella. Latch sincrono (gated latch) o Flip Flop: definizione e schema circuitale. Flip-Flop D (delay), Flip-Flop JK, Flip-Flop T (toggle): definizione e tavola di veritą.
Definizione informale di automa a stati finiti. Analisi di reti sequenziali sincrone: procedimento (espressioni booleane delle funzioni di eccitazioni e delle uscite, costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale).

Esercitazione 20 novembre 2017
Esercizi di analisi di una rete sequenziale.

Lezione 20 novembre 2017
Il diagramma temporale di un automa a fronte di una sequenza di ingresso data.
Procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale, tabella degli stati futuri, schema circuitale della rete sequenziale.
Tabelle inverse dei FF.

Lezione 23 novembre 2017
Rappresentazione di automi tramite tabella.
Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore. Realizzazione di un automa dalle specifiche verbali secondo il modello di Moore e secondo il modello di Mealy. Esempio di automa di una macchina distributrice di prodotti. Equivalenza tra stati di un automa. Equivalenza tra automi. Equivalenza tra modello di Mealy e modello di Moore. Trasformazione da automa di Mealy ad automa di Moore e viceversa.

Esercitazione 23 novembre 2017
Svolgimento Esercizio 2 - Compito d'esame 11 luglio 2012 (tutto il procedimento di analisi).

Lezione 28 novembre 2017
Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare) e grafo delle equivalenze. Esempi.
Procedura per la sintesi di reti sequenziali. Esempio: sintesi di un riconoscitore di sequenze con sovrapposizioni con diversi tipi di FF (automa, tabella degli stati futuri, schema circuitale della rete sequenziale).

Esercitazione 30 novembre 2017
Esercizi:

  • Sintesi del riconoscitore delle sequenze 110 e 101 con diversa denominazione degli stati e diversi flip flop e confronto tra i circuiti ottenuti. Commenti sul metodo di progettazione di un riconoscitore con il metodo della finestra sulla sequenza di ingresso. Diagramma temporale ricavato dal circuito.
  • Minimizzazione: Esercizio 4 - Compito d'esame del 11/7/2012
  • Automi: Esercizio 2 - Compito d'esame del 20/6/2012
  • Sintesi della cella comparatrice sequenziale (solo impostazione dell'esercizio).

Esercitazione 4 dicembre 2017
Esercizi di sintesi: comparatore aritmetico come circuito sequenziale.

Lezione 4 dicembre 2017
Sintesi del contatore di impulsi di clock mod 8. Diagramma temporale del contatore mod 8. Generalizzazione al contatore mod 2^n. Contatore alla rovescia e contatore bidirezionale (mod 2^n). Contatore di impulsi provenienti da una linea x.

Lezione 7 dicembre 2017
Ingressi asincroni (PRE)SET e CLEAR per FF con clock. Contatori modulo m con m diverso da 2^n usando gli ingressi asincroni CLEAR dei Flip-Flop. Contatori preselezionabili (o prefissabili).

Registri a caricamento e scaricamento seriale e parallelo. Registri universali: tutti i tipi di caricamento e scaricamento, scorrimento a sinistra, rotazione a destra e a sinistra.
Registri di memorizzazione con FF SR.

Lezione 11 dicembre 2017 Trasferimento da un registro sorgente a un registro destinazione.
Le quattro modalitą di connessione: sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate); sorgente variabile - destinazione prefissata (Multiplexer); sorgente prefissata - destinazione variabile (decodificatore); sorgente variabile - destinazione variabile mesh (caso di registri sorgente e destinazione distinti e caso registri sorgente e destinazione coincidenti); bus.

Esercitazione 11 dicembre 2017 Esercizio 4 Compito d'esame del 20/6/2012

Esercitazione 14 dicembre 2017

Esercizi di interconnessione tra registri:

  • Esercizio 1 - Esame 13 gennaio 2015
  • Esercizio 5 - Secondo esonero a.a. 2014/15 Fila A
  • Esercizio 6 - Esame 15 settembre 2014

Automi:

  • Esercizio 3 - Esame 15 luglio 2014
  • Esercizio 4 - Esame 9 luglio 2015

18 dicembre 2017
Esercizi di preparazione all'esonero e all'esame.

21 dicembre 2017
Esercizi di preparazione all'esonero e all'esame.

-- Annalisa Massini - 2018-09-21

Comments

Topic revision: r1 - 2018-09-21 - AnnalisaMassini






 
Questo sito usa cookies, usandolo ne accettate la presenza. (CookiePolicy)
Torna al Dipartimento di Informatica
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2024 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback