LezioniAA1617 < Architetture1/EO

Tags: view all tags
---++ <font color="#008f00">Progettazione di sistemi digitali - Prof.ssa Massini </font> </b>
---++ <font color="#008f00">Argomenti delle lezioni svolte nell'anno accademico 2016-2017 </font> </b>

<b>%GREEN%Lezione 3 ottobre 2016%ENDCOLOR%</b>
Presentazione del corso. <br />
Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica.
Definizione e proprietà dei sistemi di numerazione posizionali. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale.
Intervallo di rappresentazione in binario e in altre basi. Addizione e sottrazione in binario. Riconoscimento di overflow. Moltiplicazione in binario. Rappresentazione degli interi in complemento a 2. Intervallo di rappresentazione.

<b>%GREEN%Lezione 6 ottobre 2016%ENDCOLOR%</b>
Rappresentazione degli interi in complemento a 2. Intervallo di rappresentazione, procedura per trovare l'opposto di un numero. Addizione e sottrazione nella rappresentazione in complemento a due. Riconoscimento di overflow e underflow. Conversione da binario a base b potenza di 2 (ottale, esadecimale, ecc.)  e viceversa. <br />
Conversione di numeri razionali (numeri con la virgola): procedura di conversione da decimale a base b e da base b a decimale. Rappresentazione in virgola fissa e rappresentazione in virgola mobile. Le operazioni nella rappresentazione in virgola mobile: moltiplicazione e divisione, addizione e sottrazione.<br />

<b>%GREEN%Esercitazione  6 ottobre 2016%ENDCOLOR%</b>
Operazioni in virgola mobile usando diverse basi.<br />

<b>%GREEN%Esercitazione 10 ottobre 2016%ENDCOLOR%</b>
Conversione in base 2 di numeri con la virgola. Rappresentazione in virgola mobile. Operazioni in virgola mobile.
Conversione nella rappresentazione in complemento a 2. Somma e sottrazione di numeri rappresentati in complemento a 2.<br />

<b>%GREEN%Lezione 10 ottobre 2016%ENDCOLOR%</b>
Codici a controllo di parità: bit di parità singolo, parità longitudinale e trasversale. Codici di Hamming. <br />

<b>%GREEN%Lezione 13 ottobre 2016%ENDCOLOR%</b>
Rilevazione dell'errore per codici di Hamming. Decimali codificati in binario (BCD). Codice 2-su-5. Codice ASCII.<br />
Definizione di algebra di commutazione o booleana. Assiomi (associatività, commutatività, distributività, elemento neutro, complemento). Proprietà dell'algebra di commutazione (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane ed espressioni booleane. Espressione duale. Verifica di identità: induzione perfetta e trasformazione di espressioni con assiomi e proprietà. <br />

<b>%GREEN%Lezione 17 ottobre 2016%ENDCOLOR%</b>
Espressioni equivalenti. Espressione complementare. Verifica di identità. Funzioni Booleane. Definizione di porte logiche. Esempio di rete combinatoria.
Definizione di rete combinatoria. Espressioni booleane in forma normale disgiuntiva o SOP (somma di prodotti). Trasformazione di espressioni in forma normale SOP e in forma normale POS.  Mintermini. Forma canonica SOP.  Trasformazione da forma normale a forma canonica SOP. Relazione tra la tavola di verità di una funzione e la sua espressione in forma normale e in forma canonica SOP.<br />

<b>%GREEN%Esercitazione 20 ottobre 2016%ENDCOLOR%</b>
Semplificazioni di espressioni con le regole dell'algebra booleana. Esercizi di trasformazione di un'espressione in forma normale e canonica SOP. Passaggio da espressione in forma SOP a tavola di verità. Passaggio da tavola di verità all'espressione in forma canonica SOP.

<b>%GREEN%Lezione 20 ottobre 2016%ENDCOLOR%</b>
Espressioni booleane in forma normale congiuntiva o POS (prodotto di somme). Maxtermini. Trasformazione di espressioni in forma normale POS. Forma canonica POS.
Procedura di trasformazione da forma normale a forma canonica POS. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica POS.  
Realizzazione di espressioni in forma SOP come circuiti AND-to-OR. Realizzazione di espressioni in forma POS come circuiti OR-to-AND.
Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e soli NOR. Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR.

<b>%GREEN%Esercitazione 24 ottobre 2016%ENDCOLOR%</b>
Ottenere un'espressione booleana con soli operatori NAND e relativo circuito con sole porte NAND.
Ricavare la forma normale POS di un'espressione booleana e stendere la relativa tavola di verità.

<b>%GREEN%Lezione 24 ottobre 2016%ENDCOLOR%</b>
Criterio di ottimalità per espressioni booleane e per reti combinatorie. Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh. Procedura per ottenere un'espressione minimale SOP.<br />

<b>%GREEN%Lezione 27 ottobre 2016%ENDCOLOR%</b><br />
Procedura per ottenere un'espressione minimale POS. Funzioni non completamente definite e simboli don't care, uso dei simboli don't care per la minimizzazione con le mappe di Karnaugh. L'operatore XOR.
Descrizione del procedimento di analisi e sintesi di reti combinatorie.
Esempi sul procedimento di analisi e di sintesi di reti combinatorie.
Addizionatore a propagazione di riporto e cella addizionatrice (Full-Adder). Sintesi della cella addizionatrice. <br />

<b>%GREEN%Lezione 3 novembre 2016%ENDCOLOR%</b><br />
Moduli combinatori rilevanti. Codificatore e decodificatore: funzione e realizzazione con porte logiche. Schemi con matrice di OR e di AND.
ROM: definizione. Uso della ROM per la realizzazione di funzioni di commutazione. PLA: definizione; uso della PLA per la realizzazione di funzioni di commutazione.
Multiplexer. Uso del multiplexer per la generazione di funzioni booleane.
Demultiplexer.

<b>%GREEN%Esercitazione 3 novembre 2016%ENDCOLOR%</b><br />
Esercizio sulla realizzazione di insiemi di funzioni booleane con ROM e PLA.<br />

<b>%GREEN%Esercitazione 8 novembre 2016%ENDCOLOR%</b><br />
Esercizi di preparazione all'esonero.<br />

<b>%GREEN%Esonero 10 novembre 2016%ENDCOLOR%</b><br />
   * [[%ATTACHURL%/esonero-10-11-16-ABCD.pdf][Primo esonero 10 novembre 2016 - ABCD]]
   * [[%ATTACHURL%/esonero-10-11-16-EFGH.pdf][Primo esonero 10 novembre 2016 - EFGH]] <p> </p>
<b>%GREEN%Lezione 14 novembre 2016%ENDCOLOR%</b><br />
Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali. Elementi di memoria elementari: latch SR. Comportamento in funzione dei valori degli ingressi s e r e tabella. Latch sincrono (gated latch) o Flip Flop: definizione e schema circuitale. Flip-Flop D (delay), Flip-Flop JK, Flip-Flop T (toggle): definizione e tavola di verità.<br />

<b>%GREEN%Esercitazione 17 novembre 2016%ENDCOLOR%</b><br />
Risoluzione di alcuni esercizi di esonero.

<b>%GREEN%Lezione 17 novembre 2016%ENDCOLOR%</b><br />
Introduzione alle reti sequenziali. Definizione informale di automa a stati finiti.
Analisi di reti sequenziali sincrone: procedimento (costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale).  Esercizio di esempio. <br />

<b>%GREEN%Esercitazione 24 novembre 2016%ENDCOLOR%</b><br />
Esercizio di analisi di una rete sequenziale (riconoscitore mod 4).

<b>%GREEN%Lezione 24 novembre 2016%ENDCOLOR%</b><br />
Il diagramma temporale di un automa a fronte di una sequenza di ingresso data.  
Rappresentazione di automi tramite tabella. <br />
Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore.
Realizzazione di un automa dalle specifiche verbali secondo il modello di Moore e secondo il modello di Mealy Esempio di automa di una macchina distributrice di prodotti.
Equivalenza tra stati di un automa. Equivalenza tra automi. Equivalenza tra modello di Mealy e modello di Moore. Trasformazione da automa di Mealy ad automa di Moore e viceversa.  
<br />

<b>%GREEN%Esercitazione 25 novembre 2016%ENDCOLOR%</b><br />
Svolgimento di esercizi di esami degli anni passati (tutto il procedimento di analisi, stesura della tabella dell'automa, il diagramma temporale a fronte di una sequenza di ingresso):
   * Es. 2 - Compito C Seconda parte 31 gennaio 2012
   * Es. 1 - Esame 20 gennaio 2010
   * trasformazione Mealy-Moore di un automa <p> </p>
<b>%GREEN%Esercitazione 28 novembre 2016%ENDCOLOR%</b><br />
Svolgimento Es. 2 - Compito B Seconda parte 31 gennaio 2012: tutto il procedimento di analisi, stesura della tabella dell'automa, diagramma temporale a fronte di una sequenza di ingresso,
trasformazione dell'automa di Mealy nell'automa di Moore.

<b>%GREEN%Lezione 28 novembre 2016%ENDCOLOR%</b><br />
Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare) e grafo delle equivalenze. <br />
<br />
<b>%GREEN%Lezione 1 dicembre 2016%ENDCOLOR%</b><br />
Procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale , tabella degli stati futuri, schema circuitale della rete sequenziale. Tabelle inverse dei FF. Esempio: sintesi di un riconoscitore di sequenze con sovrapposizioni con diversi tipi di FF.<br />

Sintesi del contatore di impulsi di clock mod 8. Diagramma temporale del contatore mod 8. Contatore di impulsi provenienti da una linea x. Contatori mod 2**n. Ingressi asincroni (PRE)SET e CLEAR per FF con clock.  Contatori modulo m con m diverso da 2**n usando gli ingressi asincroni CLEAR dei Flip-Flop. Contatori preselezionabili (o prefissabili). <br />

<b>%GREEN%Esercitazione 1 dicembre 2016%ENDCOLOR%</b><br />
Esempio di realizzazione di automi:  Eser. 1 compito A 31/1/2012, Eser. 1 compito B 31/1/2012.

<b>%GREEN%Esercitazione 5 dicembre 2016%ENDCOLOR%</b><br />
Esercizio di minimizzazione.
Esercizio di sintesi: progettare un addizionatore come circuito sequenziale.

<b>%GREEN%Lezione 5 dicembre 2016%ENDCOLOR%</b><br />
Comparatore logico e comparatore aritmetico: considerazioni di progettazione come circuito combinatorio e come circuito sequenziale.
Considerazioni sull'addizionatore a propagazione di riporto per somma e sottrazione nella rappresentazione in complemento a 2.<br />
Contatore alla rovescia (mod 2**n). Contatori bidirezionali. <br />
Registri a caricamento e scaricamento seriale e parallelo. Registri universali: tutti i tipi di caricamento e scaricamento, scorrimento a sinistra, rotazione a destra e a sinistra. <br />

<b>%GREEN%Lezione 12 dicembre 2016%ENDCOLOR%</b><br />
Registri di memorizzazione con FF SR. Trasferimento da un registro sorgente a un registro destinazione. <br />
Le quattro modalità di connessione:  sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate); sorgente variabile - destinazione prefissata (Multiplexer); sorgente prefissata - destinazione variabile (decodificatore); sorgente variabile - destinazione variabile  mesh (caso di registri sorgente e destinazione distinti e caso registri sorgente e destinazione coincidenti); bus.<br />

<b>%GREEN%Lezione 15 dicembre 2016%ENDCOLOR%</b><br />
Progetto di un'unità aritmetico-logica molto semplice. <br />

<b>%GREEN%Esercitazione 15 dicembre 2016%ENDCOLOR%</b>
Esercizi di interconnessione tra registri.

<b>%GREEN%19 dicembre 2016%ENDCOLOR%</b><br />
Esercizi di preparazione all'esonero e all'esame.


-- %USERSIG{AnnalisaMassini - 2017-09-12}%

---++ Comments

%COMMENT%