LezioniAA08-09 < Architetture1/EO

Tags: view all tags
---++ <font color="#008f00">Progettazione di sistemi digitali - Prof.ssa Massini </font> </b>
---++ <font color="#008f00">Argomenti delle lezioni svolte nell'anno accademico 2008-2009 </font> </b>


<b><font color="#008000">Lezione 23 settembre 2008</font></b>
Introduzione al corso di Architetture degli Elaboratori I Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e proprietà dei sistemi di numerazione posizionali, sistema binario. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale. Intervallo di rappresentazione in base b con un numero assegnato di cifre. Rappresentazione dei interi: rappresentazione in complemento a 2.

<b><font color="#008000">Lezione 25 settembre 2008</font></b>
Rappresentazione in complemento a due: intervallo di rappresentazione, procedura per trovare l'opposto di un numero; proprietà di estensione del segno. Addizione e sottrazione in binario e nella rappresentazione in complemento a due. Conversioni di numeri razionali (numeri con la virgola): procedura di conversione da decimale a binario e da binario a decimale. Il problema della perdita di precisione nella conversione di base per i numeri razionali. Rappresentazione di numeri razionali: rappresentazione in virgola fissa, rappresentazione in virgola mobile. Le operazioni nella rappresentazione in virgola mobile.

<b><font color="#008000"> Esercitazione 30 Settembre 2008</font></b>

<b><font color="#008000"> Lezione 2 Ottobre 2008</font></b>
Decimali codificati in binario (BCD), Codice Gray, codice ASCII. Codici per il controllo dell'errore: il codice a controllo di parità. Definizione di algebra di commutazione o booleana. Assiomi (associatività, commutatività, distributività, elemento neutro, complemento) Proprietà dell'algebra di commutazione (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane e espressioni booleane. Espressione duale. 

<b><font color="#008000"> Lezione 7 Ottobre 2008</font></b>
Espressioni equivalenti. Verifica di identità. Funzioni di commutazione. Definizione di rete combinatoria. Relazione tra reti combinatorie ed espressioni booleane. Espressioni booleane in forma normale disgiuntiva o SOP (somma di prodotti). Trasformazione di espressioni in forma normale SOP. Forma canonica SOP. Procedura per la trasformazione di espressioni in forma canonica SOP. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica SOP.

<b><font color="#008000"> Esercitazione 9 Ottobre 2008</font></b>

<b><font color="#008000"> Lezione 14 Ottobre 2008</font></b>
Espressione complementare. Espressioni in forma canonica SOP. Realizzazione di espressioni in forma SOP come circuiti AND-to-OR. Forma normale POS (prodotto di somme). Trasformazione di espressioni in forma normale POS. Maxtermine. Forma canonica POS. Procedura per la trasformazione di espressioni in forma canonica POS. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica POS. Realizzazione di espressioni in forma POS (normale o canonica) come circuiti OR-to-AND. 

<b><font color="#008000"> Lezione 16 Ottobre 2008</font></b>
Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con sole porte NAND e sole porte NOR. Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR. L'operatore XOR e sue proprietà.



<b><font color="#008000"> Esercitazione 21 Ottobre 2008</font></b>

<b><font color="#008000"> Lezione 23 Ottobre 2008</font></b>
Sintesi di una rete combinatoria: procedimento ed esempi.
Introduzione alla minimizzazione. Criterio di ottimalità per reti combinatorie ed espressioni booleane. Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh. 

<b><font color="#008000"> Lezione 4 Novembre 2008</font></b>
Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh. Procedura per ottenere un'espressione minimale SOP. Maxtermini e termini somma su mappe di Karnaugh. Procedura per ottenere un'espressione minimale POS. Funzioni non completamente definite, uso dei simboli don't care. 

<b><font color="#008000"> Esercitazione 6 Novembre 2008</font></b>

<b><font color="#008000"> Lezione 11 Novembre 2008</font></b>
Alcuni importanti moduli combinatori: introduzione, differenza tra moduli per l'elaborazione e moduli per il controllo del passaggio dell'informazione.
Definizione di codificatore. Schema con matrice di OR.
Definizione di decodificatore. Schema con matrice di AND.
Definizione di transcodificatore. Esempio di transcodificatore da codice BCD a codice a 7 segmenti. 

<b><font color="#008000"> Lezione 13 Novembre 2008</font></b>
ROM: definizione. Uso della ROM per la realizzazione di funzioni di commutazione; uso della ROM come dispositivo di memoria. PLA: definizione; uso della PLA per la realizzazione di funzioni di commutazione.
Multiplexer in senso stretto. Multiplexer selettore dati. Uso del multiplexer come convertitore da parallelo a seriale. Uso del multiplexer per la generazione di funzioni booleane. Demultiplexer in senso stretto. Demultiplexer decodificatore. Uso di un demultiplexer come convertitore da seriale a parallelo. 

<b><font color="#008000"> Lezione 18 Novembre 2008</font></b>
Progetto del modulo comparatore; progetto della cella comparatrice secondo il procedimento di sintesi.
Progetto dell'addizionatore a propagazione di riporto, Half Adder e Full Adder (cella addizionatrice).


<b><font color="#008000"> Esercitazione 20 Novembre 2008</font></b>

<b><font color="#008000"> Esonero 25 Novembre 2008</font></b>

<b><font color="#008000"> Lezione 2 Dicembre 2008</font></b>
Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali; ritardo.
Elementi di memoria elementari: latch SR. Comportamento in funzione dei valori degli ingressi s e r e tabella.
Latch sincrono (gated latch): definizione e schema circuitale, latch sensibile al fronte di salita e al fronte di discesa del clock.
Flip-Flop D (delay): definizione, tabella di verità. Flip-Flop JK: definizione, tabella di verità. Flip-Flop T (toggle): definizione, tabella di verità.
 
<b><font color="#008000"> Lezione 4 Dicembre 2008 (Dott. Melatti)</font></b>
Correzione del compito di esonero.

Analisi di reti sequenziali sincrone: procedimento. Esempio di analisi di un circuito sequenziale contatore secondo lo schema di procedimento (costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale). 

<b><font color="#008000"> Lezione 9 Dicembre 2008</font></b>
Diagramma temporale di un automa a fronte di una sequenza di ingresso data.
Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore. Equivalenza tra stati di un automa. Equivalenza tra automi.
Equivalenza tra automa di Mealy e automa di Moore.
Rappresentazione di automi tramite tabella. Procedimento per la trasformazione da automa di Mealy ad automa di Moore.
Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare). 

<b><font color="#008000"> Lezione 16 Dicembre 2008</font></b>
Procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale (automa), minimizzazione dell'automa, tabella degli stati futuri, schema circuitale della rete sequenziale.
Esempio: riconoscitore di sequenze con sovrapposizioni. 

<b><font color="#008000"> Lezione 18 Dicembre 2008</font></b>
Registri di memorizzazione: tutte le combinazioni di caricamento e scaricamento parallelo e sequenziale.
Registri con scorrimento a sinistra, rotazione destra e sinistra.
Sintesi del contatore modulo 8 (automa, tabella di verità, minimizzazione delle espressioni delle funzioni di eccitazione con Karnaugh, rete sequenziale.) Diagramma temporale del contatore modulo 8.
Contatori modulo 2**n. 

<b><font color="#008000"> Lezione 8 Gennaio 2009</font></b>
Contatore alla rovescia modulo 2**n. Contatore di impulsi provenienti da una linea x.
Ingressi asincroni (PRE)SET e CLEAR per FF con clock. Contatori modulo k con k diverso da 2**n; uso degli ingressi asincroni CLEAR dei Flip-Flop. Contatori preselezionabili (o prefissabili).
Considerazioni sul trasferimento dell'informazione tra registri. Interconnessione tra registri.
Le quattro modalità di connessione: sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate); sorgente variabile - destinazione prefissata: Multiplexer, sorgente prefissata - destinazione variabile: decodificatore; sorgente variabile - destinazione variabile: Mesh (nei due casi registri sorgente e registri destinazione distinti e registri sorgente e destinazione nello stesso insieme); bus. 

<b><font color="#008000"> Lezione 13 Gennaio 2009 </font></b>
Esercizi sull'interconnessione tra registri: come progettare lo schema e i segnali di controllo (consultare dispensa sull'interconnessione aggiunta ai testi di riferimento).
Richiami sul sommatore a propagazione di riporto.
Modifiche al sommatore per l'esecuzione della sottrazione con operandi nella rappresentazione in complemento a due.
Comparatore logico e comparatore aritmetico. Comparazione tramite sommatore.
Progetto di una semplice ALU dotata di tre linee di funzione, con produzione dei quattro bit del codice di condizione C, N, Z e W. 

-- Users.AnnalisaMassini - 02 Oct 2009