Argomenti trattati il 7/12/2004

Elementi di memoria elementari: latch SR. Analisi del latch: comportamento in funzione dei valori degli ingressi s e r e tabella.

Latch sincrono (gated latch): definizione e schema circuitale, latch sensibile al fronte di salita e al fronte di discesa del clock.

Flip-Flop SR master-slave: definizione, schema circuitale, utilitą, diagramma temporale.

Flip-Flop D (delay): definizione, tabella di veritą, diagramma temporale.

Flip-Flop JK: definizione, tabella di veritą.

Flip-Flop T (toggle): definizione, tabella di veritą.

-- AnnalisaMassini - 20 Dec 2004

Topic revision: r1 - 2004-12-20 - AnnalisaMassini






 
Questo sito usa cookies, usandolo ne accettate la presenza. (CookiePolicy)
Torna al Dipartimento di Informatica
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2024 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback