Argomenti trattati il 29/11/2005

Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale.

Diagrammi temporali per variabili ed elementi circuitali; ritardo.

Elementi di memoria elementari: latch SR. Comportamento in funzione dei valori degli ingressi s e r e tabella.

Latch sincrono (gated latch): definizione e schema circuitale, latch sensibile al fronte di salita e al fronte di discesa del clock.

Flip-Flop SR master-slave: definizione, schema circuitale, utilitą.

-- AnnalisaMassini - 07 Dec 2005

Topic revision: r1 - 2005-12-07 - AnnalisaMassini






 
Questo sito usa cookies, usandolo ne accettate la presenza. (CookiePolicy)
Torna al Dipartimento di Informatica
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2024 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback