Argomenti trattati il 16/11/2006

Flip-Flop D (delay): definizione, tabella di veritą. Flip-Flop JK: definizione, tabella di veritą. Flip-Flop T (toggle): definizione, tabella di veritą.

Tabelle di veritą per ricavare le funzioni di eccitazione di tutti i tipi di Flip-Flop.

Analisi di reti sequenziali sincrone: procedimento.

Analisi di reti sequenziali sincrone: esempio di analisi di un circuito sequenziale contatore secondo lo schema di procedimento (costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale).

-- AnnalisaMassini - 16 Nov 2006

Topic revision: r1 - 2006-11-16 - AnnalisaMassini






 
Questo sito usa cookies, usandolo ne accettate la presenza. (CookiePolicy)
Torna al Dipartimento di Informatica
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2024 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback