Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale.

Diagrammi temporali per variabili ed elementi circuitali; ritardo.

Elementi di memoria elementari: latch SR. Analisi del latch: comportamento in funzione dei valori degli ingressi s e r e tabella.

Latch sincrono (gated latch): definizione e schema circuitale, latch sensibile al fronte di salita e al fronte di discesa del clock.

Flip-Flop SR master-slave: definizione, schema circuitale, utilità, diagramma temporale.

Flip-Flop D (delay): definizione, tabella di verità, diagramma temporale.

Flip-Flop JK: definizione, tabella di verità.

Flip-Flop T (toggle): definizione, tabella di verità.

-- AnnalisaMassini - 18 Nov 2002