LezioniArc2AA01-02 < Architetture2/MZ

---++ <font color="#008f00">Architettura degli Elaboratori II - Prof.ssa Massini </font> </b>
---++ <font color="#008f00">Argomenti delle lezioni svolte nell'anno accademico 2001-2002 </font> </b>


<b><font color="#008000">Lezione 5 marzo 2002</font></b>
Introduzione al corso.
Richiami su moduli combinatori (linee di ingresso e di uscita, tabella di verità, funzione).
Decodificatore, codificatore, transcodificatore. Multiplexer, demultiplexer, mux-demux per la trasmissione delle informazioni.
Half-adder, full-adder, sommatore a propagazione di riporto, somma algebrica di numeri rappresentati in complemento a 2.
Comparatore logico e comparatore aritmetico. 

<b><font color="#008000">Lezione 7 marzo 2002</font></b>
Esempio di unità aritmetico-logica.
Trabocco o overflow, riporto.
Richiami su moduli sequenziali.
Flip-flop.
Contatori sincroni e asincroni e loro diagramma temporale, contatore preselezionabile, uso di contatori.
Registri di memorizzazione.
Registri a scorrimento, uso di registri a scorrimento per la trasmissione dell'informazione. 

<b><font color="#008000">Lezione 12 marzo 2002</font></b>
Dai registri di memorizzazione alla memoria.
Organizzazione con schema tramite bus. Organizzazione a più dimensioni (aumento del numero di celle). Informazione su più registri (aumento della lunghezza del dato).
Considerazioni sull'interconnessione tramite bus e tramite mux-demux. 

<b><font color="#008000">Lezione 14 marzo 2002</font></b>
Architettura di Von Neumann.
La CPU (Central Processing Unit): descrizione, funzione e moduli (Unità Aritmetico-Logica o ALU, Unità di Controllo o CU, registri).
Descrizione dell'unità di controllo (Contatore di Programma PC, decodificatore di istruzione codificatore di comandi).
Funzionamento dell'unità di controllo.
Fasi di esecuzione di un'istruzione: caricamento, decodifica ed esecuzione.
Classi di istruzioni. 

<b><font color="#008000">Lezione 19 marzo 2002</font></b>
Osservazioni sull'esecuzione di un'istruzione e registri coinvolti: i registri non essenziali MAR, MBR, IR; uno schema più dettagliato del ciclo di esecuzione di un'istruzione.
Registri ad uso generale e registri ad uso speciale: accumulatori, registri indice e puntatori, registri di condizione e registri di stato. 

<b><font color="#008000">Lezione 21 marzo 2002</font></b>
Realizzazione dell'unità di controllo.
Unità di controllo a logica cablata.
Unità di controllo a logica microprogrammata: schema di funzionamento, organizzazione della memoria ROM di controllo.
Microprogrammazione orizzontale e microprogrammazione verticale.
Moduli interni di un'unità di controllo microprogrammata e schema dettagliato di funzionamento.
Vantaggi e svantaggi della microprogrammazione. 

<b><font color="#008000">Lezione 26 marzo 2002</font></b>
Caratteristiche delle istruzioni macchina.
Modalità di indirizzamento: immediato, assoluto, indiretto, mediante registro, indiretto mediante registro,mediante traslazione o spiazzamento. 

<b><font color="#008000">Lezione 4 aprile 2002</font></b>
Architetture RISC e CISC: considerazioni e caratteristiche delle due classi di architetture.
Esempio di formato di istruzione di architettura RISC: PowerPC? (istruzione aritmetica, istruzione aritmetica con operando immediato e istruzione caricamento memorizzazione dei registri).
Esempio di formato di istruzione di architettura CISC: x86. 

<b><font color="#008000">Lezione 9 aprile 2002</font></b>
Una classificazione delle architetture: modello a stack, modello memoria-memoria, modello registri-memoria, modello registro-registro.
Ordinamento dei dati in memoria: Little-Endian e Big-Endian.
Allineamento dei dati in memoria.
Linguaggio macchina e linguaggio assembler. Assemblatori, collegatori e compilatori. PIC (position Independent Code). Vantaggi e svantaggi del Linguaggio assemblatore. 

<b><font color="#008000">Lezione 11 aprile 2002</font></b>
Differenze tra linguaggio assembler e linguaggi ad alto livello. Formato di uno statement in linguaggio assembler e significato dei campi. Parole riservate. Direttive.
Canalizzazione o pipeline delle istruzioni. Stadio di pipeline. Frequenza delle istruzioni. Vantaggi e situazioni critiche della pipeline. Considerazioni di progettazione della pipeline. 

<b><font color="#008000">Lezione 18 aprile 2002</font></b>
Cenni sui protocolli di comunicazione: protocolli sincroni, protocolli asincroni e protocolli asincroni basati su interruzioni.
Interruzioni: definizione e classificazione in interruzioni interne, interruzioni esterne e trappole. Caratteristiche e differenze tra le diverse classi di interruzione.
Interruzioni e ciclo di istruzione: in un'architettura sequenziale. Salvataggio di registri e ritorno dall'interruzione.
Interruzioni multiple: mascheramento delle interruzioni e gestione delle interruzione in base alle priorità. 

<b><font color="#008000">Lezione 23 aprile 2002</font></b>
Principali linee in ingresso e in uscita di memoria, modulo di I/O e processore.
Struttura del bus; linee di dati, linee di indirizzo, linee di controllo.
Gerarchie di bus multipli: bus locale, bus di sistema, bus di estensione.
Metodi di arbitraggio, temporizzazione, tipi di bus e tipi di trasferimenti. 

<b><font color="#008000">Lezione 30 aprile 2002</font></b>
Moduli di I/O: interfaccia con processore e memoria, interfaccia con dispositivi periferici. Motivazioni e considerazioni sull'uso di moduli di I/O.
Schema generale di un dispositivo esterno: componenti e linee in ingresso e in uscita.
Funzioni e requisiti di un modulo di I/O: controllo e temporizzazione, comunicazione con il processore, comunicazione con i dispositivi periferici, bufferizzazione dei dati, rilevamento degli errori.
Struttura generale di un modulo di I/O: componenti e linee in ingresso e in uscita.
Tecniche per operazioni di I/O: definizione e considerazioni per I/O programmato, I/O con interruzioni, Accesso Diretto alla Memoria (DMA).
I/O programmato: azioni del processore e azioni del modulo di I/O. Vantaggi e svantaggi nell'uso dell'I/O programmato. 

<b><font color="#008000">Lezione 2 maggio 2002</font></b>
I/O con interruzioni.
Esempio di lettura dal punto di vista del modulo di I/O e dal punto di vista del processore.
Eventi hw ed eventi sw nella gestione delle interruzioni.
Tecniche per il riconoscimento del dispositivo che lancia l'interruzione: - linee di interruzione multiple, - interrogazione sw (metodo a polling), interrogazione hw vettorizzata (daisy chain), arbitraggio del bus.
Accesso diretto alla memoria (DMA). Componenti di un modulo DMA. Organizzazione di una operazione di lettura/scrittura.
Considerazioni e conclusioni; evoluzione delle funzionalità di I/O. 

<b><font color="#008000">Lezione 7 maggio 2002</font></b>
Interfaccia tra periferica e modulo di I/O: seriale e parallela; punto-punto e a punti multipli.
La memoria. Caratteristiche dei sistemi di memoria: locazione, capacità, unità di trasferimento, metodo di accesso (sequenziale, diretto, casuale, associativo), prestazioni (tempo di accesso, tempo di ciclo di memoria, velocità di trasferimento), tipo fisico (a semiconduttore, superficie magnetica, di tipo ottico), caratteristiche fisiche (volatile, non volatile), organizzazione.
La gerarchia di memoria. Motivazioni all'introduzione della gerarchia di memoria. 

<b><font color="#008000">Lezione 14 maggio 2002</font></b>
Memoria principale. Memoria a semiconduttore. RAM statica e RAM dinamica e loro differenze. Read Only Memory: ROM, PROM, EPROM, EEPROM e Memoria flash. Organizzazione dellla memoria.
Memoria cache. Interfaccia memoria cache - memoria principale. Elementi di progettazione della cache.
Dimensione della cache.
Funzione di corrispondenza. Corrispondenza diretta: caratteristiche, vantaggi e svantaggi. 

<b><font color="#008000">Lezione 16 maggio 2002</font></b>
Elementi di progettazione della cache (continua dalla lezione precedente)
Corrispondenza associativa: caratteristiche, vantaggi e svantaggi.
Corrispondenza set-associativa: caratteristiche, vantaggi e svantaggi.
Algoritmo di rimpiazzamento: LRU, FIFO, LFU, Random. Caratteristiche econfronto tra i diversi algoritmi.
Politica di scrittura: tecnica "write through" e tecnica "write back".
Dimensione di una linea/blocco.
Numero di cache. Organizzazione a due livelli. Cache unificate e divise.
Memoria virtuale. Indirizzi virtuali e logici. Unità di gestione della memoria (MMU). Schema di organizzazione e connessione per ottenere la memoria virtuale. Traduzione dell'indirizzo, tabella delle pagine, registro base delle pagine. Errore di pagina, pagine da rimuovere, pagine modificate. 

<b><font color="#008000">Lezione 23 maggio 2002</font></b>
Memoria esterna.
Disco magnetico. Testina di lettura/scrittura, meccanismo di scrittura, meccanismo di lettura. Organizzazione dei dati su disco.
Dischi Winchester. Floppy disk. Dischi RAID. Parametri di valutazione delle prestazioni
CD-ROM. Nastri magnetici.
Terminali video tastiera/monitor. 

---

   * [[Lezione5_Marzo_2002]]
   * [[Lezione7_Marzo_2002]]
   * [[Lezione12_Marzo_2002]]
   * [[Lezione14_Marzo_2002]]
   * [[Lezione19_Marzo_2002]]
   * [[Lezione21_Marzo_2002]]
   * [[Lezione26_Marzo_2002]]
   * [[Lezione4_Aprile_2002]]
   * [[Lezione9_Aprile_2002]]
   * [[Lezione11_Aprile_2002]]
   * [[Lezione18_Aprile_2002]]
   * [[Lezione23_Aprile_2002]]
   * [[Lezione30_Aprile_2002]]
   * [[Lezione2_Maggio_2002]]
   * [[Lezione7_Maggio_2002]]
   * [[Lezione14_Maggio_2002]]
   * [[Lezione16_Maggio_2002]]
   * [[Lezione23_Maggio_2002]]


-- Users.AnnalisaMassini - 21 Feb 2003
This topic: Architetture2/MZ > Arc2CanaleE_O > LezioniArc2AA01-02
Topic revision: r3 - 2007-05-30 - AnnalisaMassini