*Argomenti trattati il 4 maggio 2007* *_<font color="#990066">La parte seguente è tratta dallo Stalling Capitolo 3 Pag. 70-81.</font>_* Principali linee in ingresso e in uscita di memoria, modulo di I/O e processore. Caratteristiche ed uso delle linee di dati, linee di indirizzo e linee di controllo. Elementi di progettazione di un bus: tipi di bus, arbitraggio, temporizzazione, ampiezza del bus. Gerarchie di bus multipli: bus locale, bus di sistema, bus di estensione, bus ad alta velocità. Esempi di organizzazione a bus multipli. -- Users.AnnalisaMassini - 04 May 2007
This topic: Architetture2/MZ
>
Arc2CanaleE_O
>
Lezione4_Maggio_2007
Topic revision: r1 - 2007-05-04 - AnnalisaMassini
Copyright © 2008-2024 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki?
Send feedback