LezioniAA14-15 < Architetture1/EO

---++ <font color="#008f00">Progettazione di sistemi digitali - Prof.ssa Massini </font> </b>
---++ <font color="#008f00">Argomenti delle lezioni svolte nell'anno accademico 2014-2015 </font> </b>


*Esercitazioni: dott. Ciavarella*

<b><font color="#008000">Lezione 22 settembre 2014</font></b>
Introduzione al corso.
Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e proprietà dei sistemi di numerazione posizionali. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale. Intervallo di rappresentazione in base b con un numero assegnato di cifre.  Sistema binario. <br>

<b><font color="#008000">Lezione 25 settembre 2014</font></b> 
Conversione da binario a base b potenza di 2 (ottale, esadecimale, ecc.)  e viceversa. Addizione e sottrazione in binario e in altre basi. Rappresentazione degli interi in modulo e segno e in complemento a 1. Rappresentazione degli interi in complemento a 2. Intervallo di rappresentazione, procedura per trovare l'opposto di un numero. Addizione e sottrazione nella rappresentazione in complemento a due. Riconoscimento di overflow e underflow. Conversione di numeri razionali (numeri con la virgola): procedura di conversione da decimale a binario e da binario a decimale.<br>

<b><font color="#008000">Lezione 29 settembre 2014</font></b>
Rappresentazione in virgola fissa e rappresentazione in virgola mobile. Le operazioni nella rappresentazione in virgola mobile: moltiplicazione e divisione, addizione e sottrazione.<br>

<b><font color="#008000">Esercitazione 2 ottobre 2014</font></b>
Conversione di numeri naturali da decimale a binario, ottale, esadecimale e viceversa. Addizione e sottrazione di numeri naturali in binario. Addizione, sottrazione, prodotto e opposto di un numero in complemento a due.<br>
Esercizi visti a lezione e  alcuni esercizi da svolgere. 
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._1_-_Parte_1_-_02-10-14.pdf][Esercitazione n. 1 - Parte 1 - 02-10-14]]
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._1_-_Parte_2_-_02-10-14.pdf][Esercitazione n. 1 - Parte 2 - 02-10-14]]
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._1_-_Parte_3_-__02-10-14.pdf][Esercitazione n. 1 - Parte 3 - 02-10-14]]

<b><font color="#008000">Lezione 2 ottobre 2014</font></b>
Decimali codificati in binario (BCD). Codice 2-su-5. Codice Gray. Codici per il controllo dell'errore: codici a controllo di parità. <br>

<b><font color="#008000">Lezione 6 ottobre 2014</font></b>
Codici di Hamming. Codice ASCII. Definizione di algebra di commutazione o booleana. Assiomi (associatività, commutatività, distributività, elemento neutro, complemento). Proprietà dell'algebra di commutazione (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane e espressioni booleane. Espressione duale. <br>

<b><font color="#008000">Esercitazione 9 ottobre 2014</font></b>
Esercitazione sulla rappresentazione dei razionali in virgola fissa e virgola mobile e conversione in diverse basi. 
Somma, sottrazione e moltiplicazione nella rappresentazione in virgola mobile.

Esercizi visti a lezione e  alcuni esercizi da svolgere. 
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._2_-_Parte_1_-_09-10-14.pdf][Esercitazione n. 2 - Parte 1 - 09-10-14]]
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._2_-_Parte_2_-_09-10-14.pdf][Esercitazione n. 2 - Parte 2 - 09-10-14]]

<b><font color="#008000">Lezione 9 ottobre 2014</font></b>
Espressioni equivalenti. Verifica di identità. Funzioni di commutazione. Espressione complementare. Definizione di porte logiche. Esempio di rete combinatoria. Relazione tra reti combinatorie ed espressioni booleane.  <br>

<b><font color="#008000">Lezione 13 ottobre 2014</font></b>
Definizione di rete combinatoria. Espressioni booleane in forma normale disgiuntiva o SOP (somma di prodotti). Trasformazione di espressioni in forma normale SOP.  Mintermini. Forma canonica SOP. Procedura di trasformazione da forma normale a forma canonica SOP. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica SOP. <br>

<b><font color="#008000">Esercitazione 16 ottobre 2014</font></b>
Esercizi sui codici correttori. Bit di parità singolo. Codice prodotto (bit di parità longitudinali e trasversali) per la correzione di un singolo bit di errore. Calcolo dei bit di controllo per il codice di Hamming 4a3 e relative operazioni di codifica e decodifica di un messaggio.
Dimostrazioni di identità e semplificazioni di espressioni booleane utilizzando le regole dell'algebra booleana. Costruzione delle tabelle di verità per dimostrare l'equivalenza di due espressioni booleane. 

Esercizi visti a lezione e  alcuni esercizi da svolgere. 
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._3_-_Parte_1_-_16-10-14.pdf][Esercitazione n. 3 - Parte 1 - 16/10/14]]
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._3_-_Parte_2_-_16-10-14.pdf][Esercitazione n. 3 - Parte 2 - 16/10/14]]

<b><font color="#008000">Lezione 16 ottobre 2014</font></b>
Forma normale POS (prodotto di somme). Trasformazione di espressioni in forma normale POS. Maxtermine. Forma canonica POS. Procedura di trasformazione da forma normale a forma canonica POS. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica POS. Realizzazione di espressioni in forma POS come circuiti OR-to-AND.
Analisi e sintesi di reti combinatorie. <br>

<b><font color="#008000">Lezione 20 ottobre 2014</font></b>
Criterio di ottimalità per reti combinatorie ed espressioni booleane. Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh. Procedura per ottenere un'espressione minimale SOP. Maxtermini e termini somma su mappe di Karnaugh. Procedura per ottenere un'espressione minimale POS. Funzioni non completamente definite e simboli don't care, uso dei simboli don't care per la minimizzazione con le mappe di Karnaugh. 

<b><font color="#008000">Esercitazione 23 ottobre 2014</font></b>
Utilizzo delle tavole di verità per dimostrare l'equivalenza fra due espressioni Booleane (visto nell'esercitazione precedente). Esercizi su come ricavare F.C.D e F.C.C a partire dal linguaggio verbale. Utilizzo delle Mappe di Karnaugh per la minimizzazione delle F.C.C. e F.C.D. Esercizi sull'analisi e la minimizzazione di Reti Combinatorie. 

Esercizi visti a lezione e  alcuni esercizi da svolgere. 
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._4_-_Parte_1_-_23-10-14.pdf][Esercitazione n. 4 - Parte 1 - 23/10/14]]
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._4_-_Parte_2_-_23-10-14.pdf][Esercitazione n. 4 - Parte 2 - 23/10/14]]
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._4_-_Parte_3_-_23-10-14.pdf][Esercitazione n. 4 - Parte 3 - 23/10/14]]
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._4_-_Esercizio_extra_su_Forme_Canoniche_-_23-10-14.pdf][Esercitazione n. 4 - Esercizi su Forme Canoniche - 23/10/14]]

<b><font color="#008000">Lezione 23 ottobre 2014</font></b>
Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e soli NOR. Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR.  L'operatore XOR.
Alcuni moduli combinatori importanti . Definizione di codificatore. Schema con matrice di OR. Definizione di decodificatore. Schema con matrice di AND. <br>

<b><font color="#008000">Lezione 27 ottobre 2014</font></b><br>
ROM: definizione. Uso della ROM per la realizzazione di funzioni di commutazione. PLA: definizione; uso della PLA per la realizzazione di funzioni di commutazione.
Multiplexer e demultiplexer. Uso del multiplexer per la generazione di funzioni booleane. <br>

<b><font color="#008000">Esercitazione 30 ottobre 2014</font></b><br>
Esercizi sulla sintesi di Reti Combinatorie: dal linguaggio Verbale alla costruzione del circuito minimizzando il numero di porte. Esercizi su Multiplexer, PLA e ROM.

Esercizi visti a lezione e  alcuni esercizi da svolgere. 
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._5_-_Parte_1_-_30_-10-14.pdf][Esercitazione n. 5 - Parte 1 - 30-10-14]]
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._5_-_Parte_2_-_30_-10-14.pdf][Esercitazione n. 5 - Parte 2 - 30-10-14]]

<b><font color="#008000">Lezione 10 novembre 2014</font></b>
Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali. Elementi di memoria elementari: latch (o Flip Flop) SR. Comportamento in funzione dei valori degli ingressi s e r e tabella. Latch sincrono (gated latch): definizione e schema circuitale. Flip-Flop D (delay): definizione, tabella di verità. Flip-Flop JK: definizione, tabella di verità. Flip-Flop T (toggle): definizione, tabella di verità. <br>

<b><font color="#008000">Esonero 13 novembre 2014</font></b><br>

<b><font color="#008000">Lezione 17 novembre 2014</font></b><br>
Analisi di reti sequenziali sincrone: procedimento (costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale).  Esercizio di esempio.  Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore. Equivalenza tra stati di un automa. Equivalenza tra automi. <br>

<b><font color="#008000">Esercitazione 20 novembre 2014</font></b><br>
Esercizi sull'analisi di una rete sequenziale sincrona. Creazione delle tabelle degli stati futuri. Costruzione dell'automa che realizza il circuito sincrono. 

Esercizi visti a lezione e  alcuni esercizi da svolgere. 
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._6_-_Parte_1_-_20-11-14.pdf][Esercitazione n. 6 - Parte 1 - 20-11-14]]

<b><font color="#008000">Lezione 20 novembre 2014</font></b><br>
Rappresentazione di automi tramite tabella. Trasformazione da automa di Mealy ad automa di Moore e viceversa.  Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare). <br>

<b><font color="#008000">Lezione 24 novembre 2014</font></b><br>
Procedura di minimizzazione di automi: grafo delle equivalenze. Diagramma temporale di un'automa a fronte di una sequenza di ingresso. Esempio di realizzazione di automi. 
Descrizione della procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale , tabella degli stati futuri, schema circuitale della rete sequenziale. Tabelle inverse dei FF. Procedura di sintesi per un riconoscitore di sequenze con sovrapposizioni. 

<b><font color="#008000">Esercitazione 27 novembre 2014</font></b><br>
Rappresentazione temporale del comportamento di un automa a fronte di una sequenza di input (es. 3 parte 1) . Passaggio da Mealy a Moore (es. 1 parte 2). Minimizzazione di un automa (es. 1 parte 3) . 

Esercizi visti a lezione e  alcuni esercizi da svolgere. 
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._7_-_Parte_1_-_27-11-14.pdf][Esercitazione n. 7 - Parte 1 - 27-11-14]]
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._7_-_Parte_2_-_27-11-14.pdf][Esercitazione n. 7 - Parte 2 - 27-11-14]]
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._7_-_Parte_3_-_27-11-14.pdf][Esercitazione n. 7 - Parte 3 - 27-11-14]]

<b><font color="#008000">Lezione 27 novembre  2014</font></b><br>
Sintesi del riconoscitore di sequenze con sovrapposizioni: diversi tipi di FF e diversa assegnazione dei nomi agli stati dell'automa. Realizzazione di un riconoscitore con il metodo dello stato successivo: automa e rete sequenziale. Addizionatore a propagazione di riporto. Progetto della cella addizionatrice (full adder) per l'addizionatore a propagazione di riporto. 
Realizzazione della cella addizionatrice come circuito sequenziale. 

<b><font color="#008000">Esercitazione 1 dicembre 2014</font></b><br>
Esercizio su sintesi. 

Esercizi visti a lezione e  alcuni esercizi da svolgere. 
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/EO/CanaleE_O?rev=1;filename=Esercitazione_n._8_-_Parte_1_-_01-12-14.pdf][Esercitazione n. 8 - Parte 1 - 01-12-14]]

<b><font color="#008000">Lezione 4 dicembre 2014</font></b><br>
Sintesi del contatore di impulsi di clock mod 8. Diagramma temporale del contatore mod 8. Contatori mod 2**n. Contatore alla rovescia mod 2**n. Contatori bidirezionali. Contatore di impulsi provenienti da una linea x. Ingressi asincroni (PRE)SET e CLEAR per FF con clock.  Contatori preselezionabili (o prefissabili). Contatori modulo k con k diverso da 2**n usando gli ingressi asincroni CLEAR dei Flip-Flop.<br>
Registri a caricamento e scaricamento seriale e parallelo. Registri universali: tutti i tipi di caricamento, scorrimento a destra e a sinistra, rotazione a destra e a sinistra. <br>

<b><font color="#008000">Lezione 11 dicembre 2014</font></b>
Interconnessione tra registri. Le quattro modalità di connessione:  sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate); sorgente variabile - destinazione prefissata (Multiplexer); sorgente prefissata - destinazione variabile (decodificatore); sorgente variabile - destinazione variabile  mesh (caso di registri sorgente e destinazione distinti e caso registri sorgente e destinazione coincidenti); bus. Esempi.<br>
Comparatore aritmetico. Progetto della cella comparatrice.<br>

<b><font color="#008000">Lezione 15 dicembre 2014</font></b><br>
Considerazioni su comparatore aritmetico e comparatore logico. Considerazioni sull'addizionatore a propagazione di riporto per somma e sottrazione nella rappresentazione in complemento a 2.
Progetto di un'unità aritmetico-logica molto semplice. <br>
Esercizi.<br>

<b><font color="#008000">Lezione 18 dicembre 2014</font></b><br>
Aula 13 , Via Scarpa - Esonero<br>
Aula 1, Via del Castro Laurenziano - Esercizi di ricapitolazione

<b><font color="#008000">Esercizi su Interconnessione fra registri</font></b><br>
Alcuni esercizi svolti e da svolgere sull'interconnessione fra registri:
   * [[http://twiki.di.uniroma1.it/twiki/viewfile/Architetture1/AL/WebHome?rev=2;filename=esercizi_lezione_25.pdf][Esercizi sull'interconnessione fra registri]]






-- Users.AnnalisaMassini - 18 Sep 2015
This topic: Architetture1/EO > CanaleE_O > LezioniAA14-15
Topic revision: r1 - 2015-09-18 - AnnalisaMassini