LezioniAA11-12 < Architetture1/EO

---++ <font color="#008f00">Progettazione di sistemi digitali - Prof.ssa Massini </font> </b>
---++ <font color="#008f00">Argomenti delle lezioni svolte nell'anno accademico 2011-2012 </font> </b>


<b><font color="#008000">Lezione 4 ottobre 2011</font></b>
Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e proprietà dei sistemi di numerazione posizionali, sistema binario. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale. Intervallo di rappresentazione in base b con un numero assegnato di cifre. Rappresentazione dei interi: rappresentazione in complemento a 2.
Rappresentazione in complemento a due: intervallo di rappresentazione, procedura per trovare l'opposto di un numero. Addizione e sottrazione nella rappresentazione in complemento a due. Proprietà di estensione del segno. <br>

<b><font color="#008000">Lezione ed esercitazione 6 ottobre 2011</font></b> - dott. M Di Domenico<br>
Addizione e sottrazione nella rappresentazione in complemento a due. Conversioni di numeri razionali (numeri con la virgola): procedura di conversione da decimale a binario e da binario a decimale.  Rappresentazione in virgola fissa e rappresentazione in virgola mobile. Le operazioni nella rappresentazione in virgola mobile: moltiplicazione e divisione.

<b><font color="#008000">Lezione 11 ottobre 2011</font></b>
Le operazioni di addizione e sottrazione nella rappresentazione in virgola mobile. Decimali codificati in binario (BCD), codice ASCII. Codici per il controllo dell'errore: il codice a controllo di parità. Codice Gray. Codice 2-su-5.

<b><font color="#008000">Lezione 14 ottobre 2011</font></b>
Definizione di algebra di commutazione o booleana. Assiomi (associatività, commutatività, distributività, elemento neutro, complemento). Proprietà dell'algebra di commutazione (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane e espressioni booleane. Espressione duale. Espressione complementare. Espressioni equivalenti. Verifica di identità. Funzioni di commutazione. 

<b><font color="#008000">Lezione 18 ottobre 2011</font></b>
Definizione di porte logiche. Definizione di rete combinatoria. Relazione tra reti combinatorie ed espressioni booleane. Espressioni booleane in forma normale disgiuntiva o SOP (somma di prodotti). Trasformazione di espressioni in forma normale SOP. Mintermini. Forma canonica SOP. Procedura per la trasformazione di espressioni in forma canonica SOP. <br>

<b><font color="#008000">Lezione 20 ottobre 2011</font></b>
Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica SOP. Realizzazione di espressioni in forma SOP come circuiti AND-to-OR. Esempi: trasformazione di espressioni in forma normale SOP,  trasformazione da forma normale SOP a forma canonica SOP, passaggio dalla forma canonica SOP alla tavola di verità. <br>
<b><font color="#008000">Esercitazione 20 ottobre 2011</font></b><br>

<b><font color="#008000">Lezione 25 ottobre 2011</font></b>
Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica SOP. Realizzazione di espressioni in forma SOP come circuiti AND-to-OR. Forma normale POS (prodotto di somme). Trasformazione di espressioni in forma normale POS. Maxtermine. Forma canonica POS. Procedura per la trasformazione di espressioni in forma canonica POS. Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica POS. Realizzazione di espressioni in forma POS come circuiti OR-to-AND.
Analisi di una rete combinatoria: procedimento ed esempi. Sintesi di una rete combinatoria: procedimento ed esempi. 

<b><font color="#008000">Lezione 27 ottobre 2011</font></b>
Introduzione alla minimizzazione. Criterio di ottimalità per reti combinatorie ed espressioni booleane. Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Procedura per ottenere un'espressione minimale SOP.<br>
<b><font color="#008000">Esercitazione 27 ottobre 2011</font></b><br>

<b><font color="#008000">Lezione 3 novembre 2011</font></b>
Maxtermini e termini somma su mappe di Karnaugh. Procedura per ottenere un'espressione minimale POS. Funzioni non completamente definite, uso dei simboli don't care. Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e soli NOR. 
Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR. <br>
<b><font color="#008000">Esercitazione 3 novembre 2011</font></b><br>

<b><font color="#008000">Lezione 8 novembre 2011</font></b>
L'operatore XOR.
Alcuni importanti moduli combinatori. Definizione di codificatore. Schema con matrice di OR. Definizione di decodificatore. Schema con matrice di AND. Transcodificatore. ROM: definizione. Uso della ROM per la realizzazione di funzioni di commutazione. PLA: definizione; uso della PLA per la realizzazione di funzioni di commutazione. <br>

<b><font color="#008000">Lezione 10 novembre 2011</font></b>
Multiplexer e demultiplexer. Uso del multiplexer per la generazione di funzioni booleane. <br>
<b><font color="#008000">Esercitazione 10 novembre 2011</font></b><br>

<b><font color="#008000">Esonero 17 novembre 2011</font></b><br>

<b><font color="#008000">Lezione 22 novembre 2011</font></b>
Introduzione alle reti sequenziali: memorizzazione e feedback. Elementi di memoria elementari: latch SR. Comportamento in funzione dei valori degli ingressi s e r e tabella. Latch sincrono (gated latch): definizione e schema circuitale, latch sensibile al fronte di salita e al fronte di discesa del clock. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali. Flip-Flop D (delay): definizione, tabella di verità. Flip-Flop JK: definizione, tabella di verità. Flip-Flop T (toggle): definizione, tabella di verità. <br>

<b><font color="#008000">Lezione 24 novembre 2011</font></b><br>
Analisi di reti sequenziali sincrone: procedimento (costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale). Esempio su rete riconoscitore di sequenze.<br>
<b><font color="#008000">Esercitazione 24 novembre 2011</font></b><br>

<b><font color="#008000">Lezione 29 novembre 2011</font></b><br>
Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore. Equivalenza tra stati di un automa. Equivalenza tra automi. Rappresentazione di automi tramite tabella. Trasformazione da automa di Mealy ad automa di Moore e viceversa. Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare).<br>

<b><font color="#008000">Lezione 1 dicembre 2011</font></b><br>
Procedura di minimizzazione di automi: tabella delle implicazioni e grafo delle equivalenze.<br>
<b><font color="#008000">Esercitazione 1 dicembre 2011</font></b><br>

<b><font color="#008000">Lezione 6 dicembre 2011</font></b><br>
Descrizione della procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale (automa), minimizzazione dell'automa, tabella degli stati futuri, schema circuitale della rete sequenziale. Tabelle inverse dei FF. Esempio: riconoscitore di sequenze con sovrapposizioni. Diagramma temporale di un automa a fronte di una sequenza di ingresso data. <br>

<b><font color="#008000">Lezione 13 dicembre 2011</font></b><br>
Registri di memorizzazione: tutte le combinazioni di caricamento e scaricamento parallelo e sequenziale. Registri con scorrimento a sinistra. registri con funzione di rotazione a destra e a sinistra. Registri universali.
Sintesi del contatore modulo 8. Diagramma temporale del contatore modulo 8. Contatori modulo 2**n. <br>

<b><font color="#008000">Lezione 15 dicembre 2011</font></b><br>
Contatore alla rovescia modulo 2**n. Contatore di impulsi provenienti da una linea x. Ingressi asincroni (PRE)SET e CLEAR per FF con clock. Contatori modulo k con k diverso da 2**n usando gli ingressi asincroni CLEAR dei Flip-Flop. Contatori preselezionabili (o prefissabili). <br>
<b><font color="#008000">Esercitazione 15 dicembre 2011</font></b><br>

<b><font color="#008000">Lezione 10 gennaio 2012</font></b>
Considerazioni sul trasferimento dell'informazione tra registri. Interconnessione tra registri. Le quattro modalità di connessione. Descrizione della modalità di interconnessione sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate), sorgente variabile - destinazione prefissata (Multiplexer), sorgente prefissata - destinazione variabile (decodificatore); sorgente variabile - destinazione variabile  (mesh: caso di registri sorgente e destinazione distinti e caso registri sorgente e destinazione coincidenti); bus.

<b><font color="#008000">Lezione 12 gennaio 2012</font></b>
Esercizi di progettazione di schemi di trasferimento dell'informazione tra registri.<br>
<b><font color="#008000">Esercitazione 12 gennaio 2012</font></b><br>

<b><font color="#008000">Lezione 17 gennaio 2012</font></b>
Progetto di un'unità aritmetico logica molto semplifice. Alcuni esercizi.<br>

<b><font color="#008000">Esercitazione 19 gennaio 2012</font></b><br>



-- Users.AnnalisaMassini - 25 Sep 2012
This topic: Architetture1/EO > LezioniAA11-12
Topic revision: r1 - 2012-09-25 - AnnalisaMassini