LezioniAA06-07 < Architetture1/EO

---++ <font color="#008f00">Architettura degli Elaboratori I - Prof.ssa Massini </font> </b>
---++ <font color="#008f00">Argomenti delle lezioni svolte nell'anno accademico 2006-2007 </font> </b>


<b><font color="#008000">Lezione 26 settembre 2006</font></b>
Introduzione al corso di Architetture degli Elaboratori I
Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica.
Definizione e proprietà dei sistemi di numerazione posizionali, sistema binario.
Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale. Intervallo di rappresentazione in base b con un numero assegnato di cifre.
Conversioni di numeri razionali (numeri con la virgola): da decimale a binario e da binario a decimale. Il problema della perdita di precisione nella conversione di base per i numeri razionali. 

<b><font color="#008000">Lezione 28 settembre 2006</font></b>
Rappresentazione esadecimale ed ottale.
Rappresentazione in complemento a due: valore decimale associato a una configurazione; proprietà di estensione del segno; procedura per trovare l'opposto di un numero; addizione e sottrazione.
Rappresentazione di numeri razionali: rappresentazione in virgola fissa, rappresentazione in virgola mobile. 

<b><font color="#008000">Lezione 3 ottobre 2006</font></b>
Operazioni tra numeri in virgola mobile.
Alcuni codici: decimali codificati in binario (BCD), Codice Gray, codice ASCII. Codici per il controllo dell'errore, codici a controllo di parità.
Definizione di algebra di commutazione o booleana. Assiomi (associatività, commutatività, distributività, elemento neutro, complemento) .

<b><font color="#008000">Lezione 5 ottobre 2006</font></b>
Proprietà dell'algebra di commutazione (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane e espressioni booleane. Espressioni equivalenti. Espressione duale ed espressione complementare di una espressione data. Verifica di identità. Funzioni di commutazione.
Definizione di rete combinatoria. Relazione tra reti combinatorie ed espressioni booleane.
Espressioni booleane in forma normale disgiuntiva o SOP (somma di prodotti). Trasformazione di espressioni in forma normale SOP. Reti combinatorie AND-to-OR e loro relazione con le espressioni in forma normale disgiuntiva. 

<b><font color="#008000">Lezione 12ottobre 2006</font></b>
Mintermine. Forma canonica SOP. Procedura per la trasformazione di espressioni in forma canonica SOP.
Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica SOP.
Operatori NAND e NOR. Universalità di NAND e NOR: realizzazione degli operatori AND, OR e NOT con sole porte NAND e sole porte NOR. Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR.
L'operatore XOR e sue proprietà. 

<b><font color="#008000">Lezione 17 ottobre 2006</font></b>
Forma normale POS (prodotto di somme). Trasformazione di espressioni in forma normale POS.
Maxtermine. Forma canonica POS. Procedura per la trasformazione di espressioni in forma canonica POS.
Relazione tra la tavola di verità di una funzione e la sua espressione in forma canonica POS.
Realizzazione di espressioni in forma POS (normale o canonica) come circuiti OR-to-AND.
Sintesi di una rete combinatoria: procedimento ed esempi. 

<b><font color="#008000">Lezione 19 ottobre 2006</font></b>
Introduzione alla minimizzazione. Criterio di ottimalità per reti combinatorie ed espressioni booleane.
Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh.
Procedura per ottenere un'espressione minimale SOP.
Procedura per ottenere un'espressione minimale POS. 

<b><font color="#008000">Lezione 26 ottobre 2006</font></b>
Moduli combinatori MSI: introduzione, differenza tra moduli per l'elaborazione e moduli per il controllo del passaggio dell'informazione.
Definizione di codificatore. Schema con matrice di OR.
Definizione di decodificatore. Schema con matrice di AND.
Definizione di transcodificatore. Esempio di transcodificatore da codice BCD a codice 2-su-5.
ROM: definizione. 

<b><font color="#008000">Lezione 31 ottobre 2006</font></b>
Uso della ROM per la realizzazione di funzioni di commutazione; uso della ROM come dispositivo di memoria.
PLA: definizione; uso della PLA per la realizzazione di funzioni di commutazione.
Multiplexer in senso stretto. Multiplexer selettore dati. Uso del multiplexer come convertitore da parallelo a seriale.
Demultiplexer in senso stretto. Demultiplexer decodificatore. Uso di un demultiplexer come convertitore da seriale a parallelo. 

<b><font color="#008000">Lezione 14 novembre 2006</font></b>
Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale.
Diagrammi temporali per variabili ed elementi circuitali; ritardo.
Elementi di memoria elementari: latch SR. Comportamento in funzione dei valori degli ingressi s e r e tabella.
Latch sincrono (gated latch): definizione e schema circuitale, latch sensibile al fronte di salita e al fronte di discesa del clock.
Flip-Flop SR master-slave: definizione, schema circuitale, utilità. 

<b><font color="#008000">Lezione 16 novembre 2006</font></b>
Flip-Flop D (delay): definizione, tabella di verità. Flip-Flop JK: definizione, tabella di verità. Flip-Flop T (toggle): definizione, tabella di verità.
Tabelle di verità per ricavare le funzioni di eccitazione di tutti i tipi di Flip-Flop.
Analisi di reti sequenziali sincrone: procedimento.
Analisi di reti sequenziali sincrone: esempio di analisi di un circuito sequenziale contatore secondo lo schema di procedimento (costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale). 

<b><font color="#008000">Lezione 23 novembre 2006</font></b>
Rappresentazione di automi tramite tabella.
Diagramma temporale di un automa a fronte di una sequenza di ingresso data.
Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore.
Equivalenza tra stati. Equivalenza tra automi.
Procedimento per la trasformazione da automa di Moore ad automa di Mealy. 

<b><font color="#008000">Lezione 28 novembre 2006</font></b>
Equivalenza tra stati. Equivalenza tra automi.
Procedimento per la trasformazione da automa di Mealy ad automa di Moore.
Procedura di minimizzazione di automi: dal diagramma di stato dell'automa all'automa in forma tabellare, tabella delle implicazioni (tabella triangolare), individuazione delle classi di equivalenza e diagramma dell'automa minimo. 

<b><font color="#008000">Lezione 30 novembre 2006</font></b>
Procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale (automa), minimizzazione dell'automa, tabella degli stati futuri, schema circuitale della rete sequenziale.
Esempio: riconoscitore di sequenze con sovrapposizioni con due scelte per la denominazione degli stati.
Progetto di un riconoscitore con il metodo della finestra sulla sequenza di ingresso. 

<b><font color="#008000">Lezione 5dicembre 2006</font></b>
Sintesi del contatore modulo 8: automa, tabella di verità, minimizzazione delle espressioni delle funzioni di eccitazione con Karnaugh, rete sequenziale. Diagramma temporale del contatore modulo 8. Contatori modulo 2**n.
Contatori modulo k con k diverso da 2**n; esempio per contatore mod5.
Contatore alla rovescia modulo 2**n. Contatore bidirezionale. 

<b><font color="#008000">Lezione 12 dicembre 2006</font></b>
Contatore avanti, contatore indietro, contatore bidirezionale, contatore asincrono, contatore preselezionabile.

<b><font color="#008000">Lezione 14 dicembre 2006</font></b>
Registri di memorizzazione.
Registri a caricamento e scaricamento parallelo (PIPO) e a caricamento e scaricamento seriale (SISO). Registro universale: le 4 combinazioni di caricamento e scaricamento; come si ottengono registri con scorrimento a sinistra, rotazione destra e rotazione sinistra.
Gli argomenti seguenti sono illustrati nella dispensa appunti interconnessione registri
Trasferimento tra registri: motivazioni e le 4 modalità.
Trasferimento uno a uno con porte and e con buffer tri-state.
Esercizio sul trasferimento uno a uno (il primo sulla dispensa). 

<b><font color="#008000">Lezione 19 dicembre 2006</font></b>
Interconnessione tra registri. Sorgente variabile - destinazione prefissata: Multiplexer. Sorgente prefissata - destinazione variabile: decodificatore. Sorgente variabile - destinazione variabile: Mesh (nei due casi registri sorgente e registri destinazione distinti e registri sorgente e destinazione nello stesso insieme); Bus.
Esercizi sull'interconnessione. 

---

<b><font color="#008000">Lezioni, esercitazioni ed esoneri</font></b>

   * Lezione26_Settembre_2006
   * Lezione28_Settembre_2006
   * Lezione3_Ottobre_2006
   * Lezione5_Ottobre_2006
   * Esercitazione10_Ottobre_2006
   * Lezione12_Ottobre_2006
   * Lezione17_Ottobre_2006
   * Lezione19_Ottobre_2006
   * Esercitazione24_Ottobre_2006
   * Lezione26_Ottobre_2006
   * Lezione31_Ottobre_2006
   * Esercitazione2_Novembre_2006
   * Primo Esonero (6 Novembre)
   * Lezione14_Novembre_2006
   * Lezione16_Novembre_2006
   * Esercitazione21_Novembre_2006
   * Lezione23_Novembre_2006
   * Lezione28_Novembre_2006
   * Lezione30_Novembre_2006
   * Lezione5_Dicembre_2006
   * Esercitazione7_Dicembre_2006
   * Lezione12_Dicembre_2006
   * Lezione14_Dicembre_2006
   * Lezione19_Dicembre_2006
   * Esercitazione20_Dicembre_2006
   * Secondo Esonero (21 Dicembre)

-- Users.AnnalisaMassini - 30 May 2007
This topic: Architetture1/EO > LezioniAA06-07
Topic revision: r2 - 2007-12-14 - AnnalisaMassini