Lezione7_Dicembre_2004 < Architetture1/EO

      *Argomenti trattati il 7/12/2004*

Elementi di memoria elementari: latch SR. Analisi del latch: comportamento in funzione dei valori degli ingressi s e r e tabella.

Latch sincrono (gated latch): definizione e schema circuitale, latch sensibile al fronte di salita e al fronte di discesa del clock.

Flip-Flop SR master-slave: definizione, schema circuitale, utilità, diagramma temporale.

Flip-Flop D (delay): definizione, tabella di verità, diagramma temporale.

Flip-Flop JK: definizione, tabella di verità.

Flip-Flop T (toggle): definizione, tabella di verità. 

-- Users.AnnalisaMassini - 20 Dec 2004

This topic: Architetture1/EO > CanaleE_O > Lezione7_Dicembre_2004
Topic revision: r1 - 2004-12-20 - AnnalisaMassini