

ESERCIZIO 2 Determinare il numero di cicli di clock richiesti per eseguire il seguente programma, secondo lo schema di implementazione in pipeline riportato nella pagina seguente, e mostrare una traccia del procedimento usato:

```

addi $s0, $zero, 11
ori $t0, $zero, 1024
start: addi $s0, $s0, -1
addi $t0, $t0, -4
sw $s0, 2048($t0)
lw $s1, 2048($t0)
bne $s1, $zero, start
bne $s0, $s1, start
lw $s1, 1048($t0)
sub $s2, $s1, $t0
    
```

SOLUZIONE ESERCIZIO 2

5	
6	
(10) 7	(9) 15
8	16
9	17
10	18
13	21

$$5 + i*8 \quad (10, 9, 8, \dots, 0) \quad 5 + 11*8 + 4 = 97$$

ESERCIZIO 3 Si consideri una cache a due livelli: L1 è 2-way con 16 insiemi, L2 è 4-way con 32 insiemi e strategia di rimpiazzo LRU. Entrambe le cache hanno blocchi da 16 words. Determinare per ognuno degli accessi alla memoria riportati nella tabella qui sotto (gli indirizzi sono a byte) gli hit e i miss su L1 e L2. Riportare le risposte nella tabella e mostrare il procedimento usato.

	1320	3340	1300	5400	3340	7460	3380	5380	1284	5420
L1 (h/m)	m	m	h	m	m	m	h	m	m	h
L2 (h/m)	m	m		m	h	m		h	h	

ESERCIZIO 4 Consideriamo un sistema con memoria virtuale: pagine da 4KB, una TLB dati da 8 elementi e una cache dati 2-way set associative con 8 insiemi e blocchi da 128 words. Sia la TLB che la cache adottano una strategia di rimpiazzo LRU. Determinare per ognuno degli accessi riportati nella tabella qui sotto (gli indirizzi sono virtuali e a byte) gli hit/miss su TLB e cache e i page fault. Inizialmente la TLB e la cache sono vuote e nessuna pagina del processo è in memoria principale. Si assume che nessuna delle pagine caricate in memoria principale durante la serie di accessi venga rimpiazzata. Trascurare i miss sulla cache che accadono durante un page fault. Riportare le risposte nella tabella e mostrare il procedimento usato.

	256	800	4200	1200	8400	800	5800	4800	9900	9000
TLB (h/m)	m	h	m	h	m	h	h	h	h	h
Page Fault (s/n)	s	n	s	n	s	n	n	n	n	n
cache (h/m)	h	h	h	h	h	m	h	m	h	m