lunedì 11 giugno 2007
Simulazione di scritto di teoria.
Seconda Parte.
lunedì 4 giugno 2007
Simulazione di scritto di teoria.
Prima Parte.
venerdì 2 giugno 2007
I/O. Rif. 8.1, 8.2, 8.4, 8.5.
martedì 29 maggio 2007
Cache. Rif. 7.3.
lunedì 28 maggio 2007
Cache. Primi discorsi da bar. Rif. 7.1-7.2.
venerdì 25 maggio 2007
Seminario IBM: seconda parte.
giovedì 24 maggio 2007
Seminario IBM: prima parte.
lunedì 21 maggio 2007
Pipelining: forwarding e branch prediction. Rif. 6.4 e 6.6.
martedì 15 maggio 2007
Pipelining: hazards e forwarding. Rif. 6.3.
lunedì 14 maggio 2007
Pipelining: primi elementi. Rif. 6.1 e 6.2.
martedì 8 maggio 2007
Il processore: una implementazione multiciclo. Rif. 5.1, 5.2, 5.3 e 5.4.
lunedì 7 maggio 2007
Il processore: una implementazione multiciclo. Rif. 5.1, 5.2, 5.3 e 5.4.
giovedì 26 aprile 2007
Il processore: datapath e controllo. Una semplice implementazione a un clock per istruzione. Rif. 5.1, 5.2, 5.3 e 5.4.
martedì 3 aprile 2007
Il processore: datapath e controllo. Una semplice implementazione a un clock per istruzione. Rif. 5.1, 5.2, 5.3 e 5.4.
lunedì 2 aprile 2007
Aritmetica intera e ALU. Rif: 3.1-3.3, Appendice B.5.
martedì 20 marzo 2007
Esercitazione.
lunedì 19 marzo 2007
Supporto hardware alle chiamate di procedura e funzione. Esempi: fattoriale e fibonacci. Rif: 2.7.
martedì 13 marzo 2007
Semplice esempio di costrutto if-then-else. Esempio di ciclo (somma degli elementi di un vettore di interi). Rif: 2.5 e 2.6.
lunedì 12 marzo 2007
Istruzioni di shift e logiche. Instruzioni di salto condizionato. Rif: 2.5 e 2.6.
martedì 6 marzo 2007
Introduzione al corso. Il computer visto dall'alto. Il set di istruzioni. Prime istruzioni e loro rappresentazione in memoria. Rif: 2.1, 2.2., 2.3 e 2.4.
Nota
Per ogni lezione, in poche righe, saranno descritti gli argomenti affrontati. Con Rif, vi segnaliamo quali capitoli e paragrafi del libro di testo trattano gli argomenti del giorno.