Progettazione di sistemi digitali - Prof.ssa Massini

Argomenti delle lezioni svolte nell'anno accademico 2016-2017

Lezione 3 ottobre 2016 Presentazione del corso.
Rappresentazione dell'informazione, definizione di codice e di codifica, codifiche ridondanti e ambigue, requisiti di una codifica. Definizione e proprietą dei sistemi di numerazione posizionali. Conversioni di base per i numeri naturali: conversioni da decimale a base b, conversioni da base b a decimale. Intervallo di rappresentazione in binario e in altre basi. Addizione e sottrazione in binario. Riconoscimento di overflow. Moltiplicazione in binario. Rappresentazione degli interi in complemento a 2. Intervallo di rappresentazione.

Lezione 6 ottobre 2016 Rappresentazione degli interi in complemento a 2. Intervallo di rappresentazione, procedura per trovare l'opposto di un numero. Addizione e sottrazione nella rappresentazione in complemento a due. Riconoscimento di overflow e underflow. Conversione da binario a base b potenza di 2 (ottale, esadecimale, ecc.) e viceversa.
Conversione di numeri razionali (numeri con la virgola): procedura di conversione da decimale a base b e da base b a decimale. Rappresentazione in virgola fissa e rappresentazione in virgola mobile. Le operazioni nella rappresentazione in virgola mobile: moltiplicazione e divisione, addizione e sottrazione.

Esercitazione 6 ottobre 2016 Operazioni in virgola mobile usando diverse basi.

Esercitazione 10 ottobre 2016 Conversione in base 2 di numeri con la virgola. Rappresentazione in virgola mobile. Operazioni in virgola mobile. Conversione nella rappresentazione in complemento a 2. Somma e sottrazione di numeri rappresentati in complemento a 2.

Lezione 10 ottobre 2016 Codici a controllo di paritą: bit di paritą singolo, paritą longitudinale e trasversale. Codici di Hamming.

Lezione 13 ottobre 2016 Rilevazione dell'errore per codici di Hamming. Decimali codificati in binario (BCD). Codice 2-su-5. Codice ASCII.
Definizione di algebra di commutazione o booleana. Assiomi (associativitą, commutativitą, distributivitą, elemento neutro, complemento). Proprietą dell'algebra di commutazione (involuzione, idempotenza, elemento nullo, assorbimento, leggi di De Morgan). Variabili booleane ed espressioni booleane. Espressione duale. Verifica di identitą: induzione perfetta e trasformazione di espressioni con assiomi e proprietą.

Lezione 17 ottobre 2016 Espressioni equivalenti. Espressione complementare. Verifica di identitą. Funzioni Booleane. Definizione di porte logiche. Esempio di rete combinatoria. Definizione di rete combinatoria. Espressioni booleane in forma normale disgiuntiva o SOP (somma di prodotti). Trasformazione di espressioni in forma normale SOP e in forma normale POS. Mintermini. Forma canonica SOP. Trasformazione da forma normale a forma canonica SOP. Relazione tra la tavola di veritą di una funzione e la sua espressione in forma normale e in forma canonica SOP.

Esercitazione 20 ottobre 2016 Semplificazioni di espressioni con le regole dell'algebra booleana. Esercizi di trasformazione di un'espressione in forma normale e canonica SOP. Passaggio da espressione in forma SOP a tavola di veritą. Passaggio da tavola di veritą all'espressione in forma canonica SOP.

Lezione 20 ottobre 2016 Espressioni booleane in forma normale congiuntiva o POS (prodotto di somme). Maxtermini. Trasformazione di espressioni in forma normale POS. Forma canonica POS. Procedura di trasformazione da forma normale a forma canonica POS. Relazione tra la tavola di veritą di una funzione e la sua espressione in forma canonica POS. Realizzazione di espressioni in forma SOP come circuiti AND-to-OR. Realizzazione di espressioni in forma POS come circuiti OR-to-AND. Operatori NAND e NOR. Universalitą di NAND e NOR: realizzazione degli operatori AND, OR e NOT con soli NAND e soli NOR. Realizzazione di una rete AND-to-OR con sole porte NAND e di una rete OR-to-AND con sole porte NOR.

Esercitazione 24 ottobre 2016 Ottenere un'espressione booleana con soli operatori NAND e relativo circuito con sole porte NAND. Ricavare la forma normale POS di un'espressione booleana e stendere la relativa tavola di veritą.

Lezione 24 ottobre 2016 Criterio di ottimalitą per espressioni booleane e per reti combinatorie. Definizione di mappa di Karnaugh. Rappresentazione di funzioni tramite mappe di Karnaugh. Mintermini e termini prodotto su mappe di Karnaugh. Procedura per ottenere un'espressione minimale SOP.

Lezione 27 ottobre 2016
Procedura per ottenere un'espressione minimale POS. Funzioni non completamente definite e simboli don't care, uso dei simboli don't care per la minimizzazione con le mappe di Karnaugh. L'operatore XOR. Descrizione del procedimento di analisi e sintesi di reti combinatorie. Esempi sul procedimento di analisi e di sintesi di reti combinatorie. Addizionatore a propagazione di riporto e cella addizionatrice (Full-Adder). Sintesi della cella addizionatrice.

Lezione 3 novembre 2016
Moduli combinatori rilevanti. Codificatore e decodificatore: funzione e realizzazione con porte logiche. Schemi con matrice di OR e di AND. ROM: definizione. Uso della ROM per la realizzazione di funzioni di commutazione. PLA: definizione; uso della PLA per la realizzazione di funzioni di commutazione. Multiplexer. Uso del multiplexer per la generazione di funzioni booleane. Demultiplexer.

Esercitazione 3 novembre 2016
Esercizio sulla realizzazione di insiemi di funzioni booleane con ROM e PLA.

Esercitazione 8 novembre 2016
Esercizi di preparazione all'esonero.

Esonero 10 novembre 2016

Lezione 14 novembre 2016
Introduzione alle reti sequenziali: memorizzazione e feedback. Segnale orologio. Diagramma temporale. Diagrammi temporali per variabili ed elementi circuitali. Elementi di memoria elementari: latch SR. Comportamento in funzione dei valori degli ingressi s e r e tabella. Latch sincrono (gated latch) o Flip Flop: definizione e schema circuitale. Flip-Flop D (delay), Flip-Flop JK, Flip-Flop T (toggle): definizione e tavola di veritą.

Esercitazione 17 novembre 2016
Risoluzione di alcuni esercizi di esonero.

Lezione 17 novembre 2016
Introduzione alle reti sequenziali. Definizione informale di automa a stati finiti. Analisi di reti sequenziali sincrone: procedimento (costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale). Esercizio di esempio.

Esercitazione 24 novembre 2016
Esercizio di analisi di una rete sequenziale (riconoscitore mod 4).

Lezione 24 novembre 2016
Il diagramma temporale di un automa a fronte di una sequenza di ingresso data. Rappresentazione di automi tramite tabella.
Automi a stati finiti. Automi a stati finiti con output: modello di Mealy e modello di Moore. Realizzazione di un automa dalle specifiche verbali secondo il modello di Moore e secondo il modello di Mealy Esempio di automa di una macchina distributrice di prodotti. Equivalenza tra stati di un automa. Equivalenza tra automi. Equivalenza tra modello di Mealy e modello di Moore. Trasformazione da automa di Mealy ad automa di Moore e viceversa.

Esercitazione 25 novembre 2016
Svolgimento di esercizi di esami degli anni passati (tutto il procedimento di analisi, stesura della tabella dell'automa, il diagramma temporale a fronte di una sequenza di ingresso):

  • Es. 2 - Compito C Seconda parte 31 gennaio 2012
  • Es. 1 - Esame 20 gennaio 2010
  • trasformazione Mealy-Moore di un automa

Esercitazione 28 novembre 2016
Svolgimento Es. 2 - Compito B Seconda parte 31 gennaio 2012: tutto il procedimento di analisi, stesura della tabella dell'automa, diagramma temporale a fronte di una sequenza di ingresso, trasformazione dell'automa di Mealy nell'automa di Moore.

Lezione 28 novembre 2016
Procedura di minimizzazione di automi: tabella delle implicazioni (tabella triangolare) e grafo delle equivalenze.

Lezione 1 dicembre 2016
Procedura per la sintesi di reti sequenziali: diagramma di stato della macchina sequenziale, diagramma di stato della rete sequenziale , tabella degli stati futuri, schema circuitale della rete sequenziale. Tabelle inverse dei FF. Esempio: sintesi di un riconoscitore di sequenze con sovrapposizioni con diversi tipi di FF.

Sintesi del contatore di impulsi di clock mod 8. Diagramma temporale del contatore mod 8. Contatore di impulsi provenienti da una linea x. Contatori mod 2**n. Ingressi asincroni (PRE)SET e CLEAR per FF con clock. Contatori modulo m con m diverso da 2**n usando gli ingressi asincroni CLEAR dei Flip-Flop. Contatori preselezionabili (o prefissabili).

Esercitazione 1 dicembre 2016
Esempio di realizzazione di automi: Eser. 1 compito A 31/1/2012, Eser. 1 compito B 31/1/2012.

Esercitazione 5 dicembre 2016
Esercizio di minimizzazione. Esercizio di sintesi: progettare un addizionatore come circuito sequenziale.

Lezione 5 dicembre 2016
Comparatore logico e comparatore aritmetico: considerazioni di progettazione come circuito combinatorio e come circuito sequenziale. Considerazioni sull'addizionatore a propagazione di riporto per somma e sottrazione nella rappresentazione in complemento a 2.
Contatore alla rovescia (mod 2**n). Contatori bidirezionali.
Registri a caricamento e scaricamento seriale e parallelo. Registri universali: tutti i tipi di caricamento e scaricamento, scorrimento a sinistra, rotazione a destra e a sinistra.

Lezione 12 dicembre 2016
Registri di memorizzazione con FF SR. Trasferimento da un registro sorgente a un registro destinazione.
Le quattro modalitą di connessione: sorgente prefissata - destinazione prefissata (con porte AND e buffer tristate); sorgente variabile - destinazione prefissata (Multiplexer); sorgente prefissata - destinazione variabile (decodificatore); sorgente variabile - destinazione variabile mesh (caso di registri sorgente e destinazione distinti e caso registri sorgente e destinazione coincidenti); bus.

Lezione 15 dicembre 2016
Progetto di un'unitą aritmetico-logica molto semplice.

Esercitazione 15 dicembre 2016 Esercizi di interconnessione tra registri.

19 dicembre 2016
Esercizi di preparazione all'esonero e all'esame.

-- Annalisa Massini - 2017-09-12

Comments

Topic revision: r1 - 2017-09-12 - AnnalisaMassini






 
Questo sito usa cookies, usandolo ne accettate la presenza. (CookiePolicy)
Torna al Dipartimento di Informatica
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2024 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback