Lezione 27 novembre 2007

Flip-Flop JK: definizione, tabella di veritą. Flip-Flop T (toggle): definizione, tabella di veritą.

Analisi di reti sequenziali sincrone: procedimento. Analisi di reti sequenziali sincrone: esempio di analisi di un circuito sequenziale contatore secondo lo schema di procedimento (costruzione della tabella degli stati futuri; diagramma di stato (automa) di una rete sequenziale e di una macchina sequenziale; descrizione verbale).

Rappresentazione di automi tramite tabella.

-- AnnalisaMassini - 28 Nov 2007

Topic revision: r1 - 2007-11-28 - AnnalisaMassini






 
Questo sito usa cookies, usandolo ne accettate la presenza. (CookiePolicy)
Torna al Dipartimento di Informatica
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2024 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback